[发明专利]低源漏接触电阻MOSFETs及其制造方法

权利要求书

1.一种有效降低了源漏接触电阻的MOSFET，包括：衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、栅极堆叠结构两侧衬底上的栅极侧墙、栅极侧墙两侧源漏区上的金属硅化物，其特征在于：金属硅化物与源漏区的界面处具有掺杂离子的分凝区。

2.如权利要求1的MOSFET，其中，源漏区包括源漏扩展区和重掺杂源漏区。

3.如权利要求1的MOSFET，其中，金属硅化物包括NiSi、PtSi、CoSi₂、NiPtSi、NiCoSi₂、PtCoSi₂、NiPtCoSi₂。

4.如权利要求1的MOSFET，其中，对于NMOS而言，掺杂离子包括N、P、As、O、S、Se、Te、F、Cl及其组合，对于PMOS而言，掺杂离子包括B、Al、Ga、In及其组合。

5.如权利要求1的MOSFET，其中，掺杂离子的分凝区位于栅极侧墙下方以及外侧的衬底中，但是不进入栅极堆叠结构下方的沟道区。

6.一种有效降低了源漏接触电阻的MOSFET的制造方法，包括步骤：

在衬底上形成栅极堆叠结构；

在栅极堆叠结构两侧形成源漏区和栅极侧墙；

在栅极侧墙两侧的源漏区上形成金属硅化物；

对金属硅化物注入掺杂离子；

执行推进退火，使得掺杂离子分凝在金属硅化物与源漏区的界面处而形成掺杂离子的分凝区。

7.如权利要求6的方法，其中，形成源漏区和栅极侧墙的步骤包括：

以栅极堆叠结构为掩模进行第一次源漏离子注入，在栅极堆叠结构两侧的衬底中形成源漏扩展区；

在栅极堆叠结构两侧的衬底上形成栅极侧墙；

以栅极侧墙为掩模进行第二次源漏离子注入，在栅极侧墙两侧的衬底中形成重掺杂源漏区。

8.如权利要求6的方法，其中，形成金属硅化物的步骤包括：

至少在源漏区上形成金属层；

执行硅化物退火工艺，使得金属层与源漏区中的硅反应生成金属硅化物；

剥除未反应的金属层。

9.如权利要求8的方法，其中，金属层包括Ni、Pt、Co、Ni-Pt、Ni-Co、Pt-Co、Ni-Pt-Co，其厚度为1～30nm。

10.如权利要求8的方法，其中，硅化物退火工艺为450-550℃下的快速热退火。

11.如权利要求8的方法，其中，硅化物退火工艺包括在300℃的第一退火以及在450-550℃下的第二退火。

12.如权利要求6的方法，其中，对于NMOS而言，掺杂离子包括N、P、As、0、S、Se、Te、F、Cl及其组合，对于PMOS而言，掺杂离子包括B、Al、Ga、In及其组合。

13.如权利要求6的方法，其中，推进退火温度为400-1200℃。

14.如权利要求6的方法，其中，推进退火为RTA、激光退火或微波退火。