[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术，更具体地说，涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小，因此，将各个部件及元件集成到有限的空间内也越来越具有挑战性，尤其是如何布局各部件间的空间和优化集成工艺。

栅极是晶体管器件最重要的部件，栅极的长度和宽度(栅长和栅宽)也决定了集成电路的集成密度，为了提高集成电路的集成密度，器件的栅长不断减小，如何提高器件的有效栅宽成为提高集成度和器件性能的重要问题。

发明内容

本发明解决的问题是提供一种半导体器件及其制造方法，提高了器件的有效栅宽，从而提高器件的集成度及性能。

为实现上述目的，本发明实施例提供了如下技术方案：

一种半导体器件制造方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上具有包括伪栅区的栅极结构以及源漏区；

去除所述伪栅区，以暴露半导体衬底，并刻蚀暴露的半导体衬底，在暴露的半导体衬底上形成锯齿状表面，以形成底部为锯齿状的开口，所述锯齿状表面的锯齿沿着伪栅区宽度的方向交替；

在锯齿状表面上形成填满所述开口的替代栅区，所述替代栅区的底部为锯齿状。

可选地，对不同晶向具有选择性的刻蚀暴露的半导体衬底。

可选地，形成所述替代栅区的步骤包括：在锯齿状表面上形成栅介质层，以及覆盖所述栅介质层形成填满所述开口的栅极，以形成下部为锯齿状的替代栅区。

可选地，在形成替代栅区后，还包括：在所述源漏区上形成接触塞。

可选地，形成所述接触塞的步骤包括：在所述层间介质层内形成接触孔；金属化所述接触孔下的半导体衬底，形成金属硅化物层；填充所述接触孔形成接触塞。

此外，本发明还提供了上述制造方法形成的半导体器件，包括：

半导体衬底，部分所述半导体衬底具有锯齿状表面；

覆盖锯齿状表面的下部为锯齿状的栅极区，所述锯齿状表面的锯齿沿着栅极区宽度的方向交替；

栅极区两侧的半导体衬底内的源漏区。

可选地，所述栅极区包括锯齿状表面上的栅介质层以及覆盖所述栅介质层的栅极。

可选地，还包括：所述源漏区上的接触塞。

可选地，还包括：接触塞与半导体衬底之间的金属硅化物层。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例的半导体器件及其制造方法，在后栅工艺中，除去伪栅区之后，进一步刻蚀伪栅区下的半导体衬底，在沿伪栅区宽度方向上形成锯齿状表面，而后，在锯齿状表面上形成替代栅区，由于替代栅区形成在沿伪栅区宽度的锯齿状表面的半导体衬底上，同半导体衬底的接触也为锯齿状的，这样，在并未增加栅区宽度的情况下，大大地增加了栅区的有效宽度，从而提高了器件的集成度及性能。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的半导体器件的制造方法的流程图；

图2-图12为本发明实施例公开的半导体器件制造方法的制造过程剖面图，其中包括俯视图、俯视图的AA’向视图以及俯视图的BB’向视图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中所述的，栅极是晶体管器件最重要的部件，栅极的长度和宽度(栅长和栅宽)也决定了集成电路的集成密度，为了提高集成电路的集成密度，器件的栅长不断减小，如何提高器件的有效栅宽成为提高集成度和器件性能的重要问题。