[发明专利]振荡电路、无线通信装置及半导体集成电路

说明书

本申请基于2010年12月6日提出申请的日本专利申请第2010-271543号并主张其优先权，这里通过参考而合并其全部内容。

技术领域

本发明涉及振荡电路、无线通信装置及半导体集成电路。

背景技术

为了使同步电路正常动作，需要生成频率稳定的时钟信号。在使用了晶体振荡器的振荡电路的情况下，虽然能够生成稳定的时钟信号，但是不能生成那么高的频率的时钟信号。另一方面，在由半导体集成电路形成的振荡电路的情况下，虽然能够生成较高的频率的时钟信号，但时钟信号的频率因为各元件的制造偏差及温度特性而容易变得不稳定。

发明内容

本发明的目的是提供一种能够生成稳定的时钟信号的振荡电路和使用该振荡电路的无线通信装置及半导体集成电路。

根据一技术方案，振荡电路具备：第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时使上述第1电压上升；第2电压控制电路，同步于上述第2比较结果变化的定时使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时使上述第2电压上升；以及时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号。

根据本发明的技术方案，能够提供一种可生成稳定的时钟信号的振荡电路和使用该振荡电路的无线通信装置及半导体集成电路。

附图说明

图1是有关第1实施方式的振荡电路的电路图。

图2是图1的振荡电路的各信号的电压波形图。

图3是省略了电压控制电路1、2内的开关而描绘信号Q为高、信号/Q为低的情况下的振荡电路的电路图。

图4是省略电压控制电路1、2内的开关而描绘信号Q为低、信号/Q为高的情况下的振荡电路的电路图。

图5是比较电路3、4的延迟时间Δt1变动的情况下的信号X1、Q1的电压波形图。

图6是有关第2实施方式的SR闩锁5a的电路图。

图7是图6的SR闩锁5a的输入输出信号的电压波形图。

图8是具有图6的SR闩锁5a的振荡电路的各信号的电压波形图。

图9是有关第3实施方式的振荡电路的电路图。

图10是表示源跟随器的内部结构的一例的电路图。

图11是有关第4实施方式的振荡电路的电路图。

图12是表示图11的振荡电路的比较电路31～33、41～43的输出信号Y1～Y6的电压波形的一例的图。

图13是作为图1的变形例的振荡电路的电路图。

图14是无线通信装置10的概略框图。

图15是半导体集成电路20的概略框图。

具体实施方式

以下，参照附图对振荡电路的实施方式具体地说明。

(第1实施方式)

图1是有关第1实施方式的振荡电路的电路图。图1的振荡电路具备电压控制电路1、2、比较电路3、4、和SR闩锁(时钟生成电路)5。

电压控制电路1具有电流源I1、开关SW11～SW51、电容器C11、C12、运算放大器(差动放大器)A1、和电压源VS11、VS21。电流源I1、开关SW1、电容器C11、C21、开关SW21及电压源V11纵接连接在电源端子与接地端子之间。开关S31与开关S21及电压源V11并联连接。在运算放大器A1的正输入端子上连接着电容器C11、C21的连接节点(以下称作节点N1)，在负输入端子上连接着电压源VS21。此外，运算放大器A1的输出端子经由开关SW41连接在开关SW11与电容器C11的连接节点上。开关SW51连接在运算放大器A1的正输入端子与负输入端子之间。并且，从开关SW11与电容器C11的连接节点输出电压控制电路1的输出信号X1。

电流源I1是例如在栅极上被施加规定的偏压的pMOS晶体管(p-type Metal Oxide Semiconductor Field Effect Transistor)。此外，各开关例如是CMOS开关。另外，在本说明书中，将在附图中添加在标号之上的横杠在符标号之前添加“/”而表示。在各开关的附近添加了“Q”的表示当信号Q为高时接通、为低时断开，添加了“/Q”的表示当信号/Q为高时接通、为低时断开。