[发明专利]超低介电常数薄膜铜互连的制作方法有效
申请号: | 201110274496.8 | 申请日: | 2011-09-15 |
公开(公告)号: | CN102420179A | 公开(公告)日: | 2012-04-18 |
发明(设计)人: | 陈玉文;黄晓橹;谢欣云 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 陆花 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 介电常数 薄膜 互连 制作方法 | ||
技术领域
本发明涉及半导体技术,特别涉及一种超低介电常数薄膜铜互连的制作方法。
背景技术
随着超大规模集成电路工艺技术的不断进步,半导体器件的特征尺寸不断缩小,芯片面积持续增大,互连引线的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻,C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重,造成器件性能大幅度下降,已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟,现已采用了多种措施。
互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率,优越的抗电迁移特性和高的可靠性,能够降低金属的互连电阻,进而减小总的互连延迟效应,现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟,而寄生电容C正比于电路层绝缘介质的相对介电常数k,因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。
为了减小金属互连层之间的寄生电容,现有技术有使用低介电常数(low-k)材料甚至超低介电常数(untra-low-k)材料,而为了降低介电常数,低介电常数材料和超低介电常数材料一般被做成多孔、疏松的结构。然而多孔、疏松结构的超低介电常数材料不足之处在于:易碎、易被杂质污染导致在后续的制作过程中与其它层结合困难,同时互连层的外形、损伤、可靠性不容易控制;由于超低介电常数薄膜的硬度、模数小于传统用等离子化学气相沉积的SiO2介质,超低介电常数薄膜在化学机械研磨后存在很多缺陷,例如金属、研磨液滤渣残留,表面擦伤;由于超低介电常数薄膜的疏水性,导致在超低介电常数薄膜清洗过程中清洗效果不理想;多孔的超低介电常数薄膜与上层的刻蚀停止层粘贴力不够,超低介电常数薄膜与刻蚀停止层之间容易发生介质层分层,造成电路断路;同时在后续封装中的诱导应力易引起热机械失效。所以为了克服以上缺陷有在超低介电常数薄膜上覆盖一层基于SiO2介质的保护膜,但是所述基于SiO2介质的保护膜的增加带来了层间电容增大以及有效介电常数增大的问题。
发明内容
本发明的目的是提供一种超低介电常数薄膜铜互连的制作方法,以减少在化学机械研磨中产生的缺陷,增强低介电常数保护膜与下一步铜互连的刻蚀停止层的粘贴力,避免在后续封装中的诱导应力引起热机械失效,同时改善可靠性。
本发明的技术解决方案是一种超低介电常数薄膜铜互连的制作方法,包括以下步骤:
在硅片上沉积刻蚀停止层,在刻蚀停止层上沉积超低介电常数薄膜和低介电常数保护膜;
采用光刻、刻蚀工艺,形成贯通低介电常数保护膜和超低介电常数薄膜的通孔和/或沟槽;
在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层,采用电镀工艺进行铜填充淀积,化学机械研磨停止在低介电常数保护膜上,形成铜的互连层。
作为优选:所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽,且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽的步骤包括以下步骤:
在低介电常数保护膜上沉积金属硬模,在金属硬模上沉积第一底部抗反射涂层,在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口,刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模,刻蚀停留在低介电常数保护膜上,去除光刻胶和第一底部抗反射涂层,在金属硬模中形成第二刻蚀窗口,所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口;
在上述结构表面沉积第二底部抗反射涂层,在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口,所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口,所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于第二刻蚀窗口;
刻蚀第三刻蚀窗口内的第二底部抗反射涂层、低介电常数保护膜和部分超低介电常数薄膜,形成底部尚未开通的通孔,去除光刻胶和第二底部抗反射涂层,暴露出第二刻蚀窗口;
刻蚀第二刻蚀窗口内的低介电常数保护膜和部分超低介电常数薄膜形成沟槽,在该刻蚀过程中,同步刻蚀底部尚未开通的通孔下方的超低介电常数薄膜和刻蚀停止层,形成通孔。
作为优选:所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽,且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽的步骤包括以下步骤:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110274496.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造