[发明专利]一种大容量多值阻变存储器

说明书

技术领域

本发明涉及一种能够提高阻变存储器存储容量的方法，尤其涉及一种大容量多值阻变存储器。

背景技术

存储器是半导体产业发展的一项重要成果，它在当今以信息化为标志的社会中起到不可替代的作用，在移动电话、个人电脑、音乐播放器、各种手持设备和车载装备中，存储器几乎遍布了各个角落。随着半导体产业的发展，人们对于存储器存储容量的要求越来越高，从传统的磁阻硬盘存储器到flash存储器，现有产品已经难以满足人们对于存储容量的需求，由此促使了一些新型存储器的诞生，阻变存储器(RRAM或者ReRAM)就是其中的典型代表。

阻变存储器最典型的结构是MIM(金属——介质层——金属)结构，在外加电压的控制下可以实现器件在高阻态和低阻态之间自由的转换。然而典型的阻变存储器单个器件只能进行二值存储，这极大地限制了阻变存储器进一步增加存储容量的潜力，因此增加单个器件存储容量即实现多值存储成为不容忽视的课题。

发明内容

本发明的目的在于提供一种可增加阻变存储器存储容量的结构，具体实现方法如下：

一种大容量多值阻变存储器，包括上电极和下电极，在上、下电极之间插入多个缺陷层和阻变材料层的组合，如图1，其中上电极和下电极为金属薄膜(例如，W、Al、Pt、TiN等)，与上、下电极接触的是阻变材料层(例如Ta₂O₅，TiO₂，HfO₂等薄膜)，阻变材料层之间是缺陷层(例如Ti，Au，Ag等金属薄膜)。

本发明还提供了上述多值阻变存储器的制备方法，以上电极和下电极之间设有两个阻变材料层和一个缺陷层的存储单元为例，其制备包括以下步骤：

1)在一基片(一般为Si基片，也可以是玻璃基片等)上淀积金属层，厚度在150nm和500nm之间，并光刻形成下电极图形；

2)淀积阻变材料薄膜，厚度在10nm至80nm之间；

3)淀积缺陷层，厚度在2nm至50nm之间；

4)再淀积阻变材料薄膜，厚度在10nm至80nm之间；

5)再次淀积缺陷层，厚度在2nm至50nm之间；

6)淀积阻变材料薄膜，厚度在10nm至80nm之间；

7)淀积上电极金属，厚度在150nm和500nm之间，并光刻形成上电极图形。

存储器的工作原理如下：

整个存储单元在初始状态是不导通的，即高阻态，阻值记为R0。给上电极施加合适的偏压，会使阻变材料层中出现氧空位，并由上电极向下电极方向堆积，即形成一条逐渐生长的导电细丝。当这条导电细丝接触到第一层缺陷层的时候，位于上电极和第一层缺陷层之间得阻变材料层变成低阻状态，整个存储单元的阻抗也会相应减小，此时的阻值记作R1。继续加偏压，导电细丝继续生长，当其接触到第二层缺陷层的时候，位于上电极和第二层缺陷层之间的组变材料层变成低阻状态，整个存储单元的阻抗继续减小，此时的阻值记为R2。同样的，继续加偏压，导电细丝生长至下电极，整个结构中的阻变材料层全部导通，阻抗达到最小，此时的阻值记为R3。这样，此存储单元就可以存储4个值(R0、R1、R2、R3)。

如果在中间阻变材料层中插入一层或二层以上缺陷层，其原理同上。对于本身就有多值存储性能的阻变存储单元来说，如果采用本结构，可以在原先的基础上存储更多数据。

附图说明

图1.本发明阻变存储器的结构示意图；

图2.本发明具体实施例的工艺流程图。

图中：1-上电极；2-阻变材料层；3-缺陷层；4-下电极；5-基片

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细描述：

阻变存储器的制备过程如下：

1)基片通常选择为Si片。以W作为底层电极，该底层电极采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成，厚度为200nm，并采用光刻技术使底层电极图形化，如图2(a)所示；

2)溅射Ta₂O₅，如图2(b)所示，薄膜厚度10nm；

3)光刻，制备Ti薄膜，采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成，厚度为10nm。剥离，在存储单元区域留下Ti缺陷层，如图2(c)；

4)溅射Ta₂O₅，如图所示，薄膜厚度10nm，如图2(d)；