[发明专利]半导体集成电路及接收装置

说明书

相关申请的交叉引用

本申请基于并要求2011年3月23日提交的日本专利申请2011-64572，其全部内容通过引用结合于此。

技术领域

实施例涉及半导体集成电路及接收装置。

背景技术

在模拟、数字混载的SoC(System on Chip：片上系统)中，由数字电路发生的信号及其高次谐波通过电源布线等影响模拟电路，存在模拟电路的噪声特性劣化的问题。例如，接收装置中，模拟电路之一的LNA(Low Noise Amplifier：低噪放大器)的噪声特性有可能劣化。为了降低噪声的影响，考虑将LNA设为差动输入，但是由于输入针脚的增加，安装成本提高。差动构成中为了生成尾电流源需要大的电压富裕，因此难以以低电压工作。

发明内容

本发明的实施例提供低成本且不易受噪声的影响的半导体集成电路及采用它的接收装置。

根据实施例，半导体集成电路具备跨导电路、第1负载电路和第2负载电路。上述跨导电路、上述第1负载电路及上述第2负载电路的至少一个具有以使下式的参数P降低的方式调节阻抗的阻抗调节部。

P＝Z₀₁*Z₀₄-Z₀₂*Z₀₃。

这里，Z₀₁是从上述第1输出端子看的上述跨导电路的阻抗，Z₀₂是从上述第2输出端子看的上述跨导电路的阻抗，Z₀₃是上述第1负载电路的阻抗，Z₀₄是上述第2负载电路的阻抗。

根据本发明的实施例，可提供低成本且不易受噪声的影响的半导体集成电路及采用它的接收装置。

附图说明

图1是第1实施例的接收装置100的概略方框图。

图2是第1实施例的LNA2的内部构成的一例的概略方框图。

图3是LNA2的一例的电路图。

图4是图3的LNA2的特性的仿真结果。

图5是在负载电路12设置阻抗调节部12b的LNA2的概略方框图。

图6是通过与负载部12a连接阻抗调节部12b而改变阻抗Z03的的汇总图。

图7是LNA2的第1变形例的电路图。

图8是LNA2的第2变形例的电路图。

图9是LNA2的第3变形例的电路图。

图10是LNA2的第4变形例的电路图。

图11是第2实施例的LNA21的内部构成的一例的概略方框图。

图12是LNA21的一例的电路图。

图13是图12的LNA21的特性的仿真结果。

图14是有元件偏差时的PSRR的仿真结果。

图15是试用编号10的LNA21的特性的仿真结果。

图16是LNA21的第1变形例的电路图。

图17是LNA21的第2变形例的电路图。

图18是LNA21的第3变形例的电路图。

图19是第3实施例的接收装置101的概略方框图。

具体实施方式

以下，参照附图具体地说明半导体集成电路及接收装置的实施例。

(第1实施例)

图1是第1实施例的接收装置100的概略方框图。接收装置100具备LNA(半导体集成电路)2、LO(Local Oscillator：本地振荡器)信号生成部3、解调电路4、输出信号处理电路5。接收装置100搭载在例如无线LAN(Local Area Network：局域网)设备，处理天线1接收的电波信号并向外部输出。

LNA2放大天线1接收的电波信号。LO信号生成部3生成成为解调电波信号的基准的LO信号。LO信号的频率例如为2.5GHz。解调电路4根据该LO信号，解调放大的电波信号。更具体地说，解调电路4具有混频器4a、VGA(Variable Gain Amplifier：可变增益放大器)4b、ADC(Analog to Digital Converter：模拟数字变换器)4c及解调部4d。混频器4a进行由LNA2放大的电波信号的频率变换。VGA4b放大频率变换后的电波信号。ADC4c将电波信号变换为数字信号。解调部4d将变换的电波信号解调。输出信号处理电路5处理解调的信号，向外部输出。