[发明专利]一种DDR2 SDRAM控制器

说明书

技术领域

本发明提供了一种DDR2SDRAM的控制接口，属于DDR2SDRAM的接口算法技术领域。 

背景技术

DDR2SDRAM作为新一代存储器，有着价格低廉，容量大，且速度快等优点，但是也有本身的局限性。DDR2SDRAM的读写操作十分复杂，参数非常多，这些参数在操作的过程中都必须满足，才能保证SDRAM的稳定工作。 

DDR2SDRAM是目前内存市场上的主流内存，除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块，但目前还没有一款能够匹配多种DDR2SDRAM的内存控制器。 

发明内容

本发明的目的是提供一种能够匹配多种DDR2SDRAM的内存控制器。 

本发明的目的是通过以下技术方案实现的： 

一种DDR2SDRAM控制器，包括： 

控制模块，用于向初始化模块和配置模块提供相应的控制信号，接收控制信号的反馈，并向执行模块发送顺序指令，确定操作状态的转换，为系统提供状态指示信号； 

初始化模块，用于根据控制模块的控制信号对所述DDR2SDRAM控制器及DDR2SDRAM进行初始化及寄存器的设置； 

配置模块，用于根据控制模块的控制信号配置、控制和指示所述DDR2SDRAM控制器及DDR2SDRAM的状态； 

数据通道模块，用于对读写数据进行调制解调，以及为DDR2SDRAM与主机端口提供数据； 

执行模块，用于接收控制模块发出的顺序指令，并将所述顺序指令中携带的地址解码为段地址、行地址和列地址，以及根据指令信号判断当前操作的类型，并选择相应的通道进行访问。 

本发明的DDR2SDRAM控制器提供了一个简单的DDR2SDRAM访问接口，隐藏了复杂的时序操作，能够匹配多种DDR2SDRAM的内存控制器，为无系统的电路及嵌入式方向的设计提供了一个可靠的平台。 

附图说明

图1是本发明具体实施方式提供的DDR2SDRAM控制器的结构示意图。 

具体实施方式

本发明具体实施方式提供了一种DDR2SDRAM控制器，如图1所示，包括： 

控制模块1，用于向初始化模块2和配置模块3提供相应的控制信号，接收控制信号的反馈，并向执行模块5发送顺序指令，确定操作状态的转换，为系统提供状态指示信号； 

初始化模块2，用于根据控制模块1的控制信号对所述DDR2SDRAM控制器及DDR2SDRAM进行初始化及寄存器的设置； 

配置模块3，用于根据控制模块1的控制信号配置、控制和指示所述DDR2SDRAM控制器及DDR2SDRAM的状态； 

数据通道模块4，用于对读写数据进行调制解调，以及为DDR2SDRAM与主机端口提供数据； 

执行模块5，用于接收控制模块1发出的顺序指令，并将所述顺序指令中携带的地址解码为段地址、行地址和列地址，以及根据指令信号判断当前操作的类型，并选择相应的通道进行访问。 

具体的，DDR2SDRAM控制器的主要功能是完成对DDR2存储芯片的初始化，将DDR2复杂的读写时序转化为用户简单的读写时序，使用户像操作普通RAM一样控制DDR2。同时，DDR2SDRAM控制器还要产生周期性的刷新指令维持DDR2存储芯片内的数据而不需要用户的干预。所设计的DDR2SDRAM控制器采用模块化的设计思想，每一个功能都对应一个模块。 

DDR2存储芯片在正常工作之前必须先进行初始化，完成寄存器的配置，指令的解码、执行和数据的传输。因此，DDR2SDRAM控制器需要有支持以上操作的模块，分别为控制模块(Contr01)、初始化模块(Initialization)、配置模块(Configuration)、数据通道模块(Data Channels)和执行模块(Execution)。在完成读/写操作指令译码之后，控制器就可以对DDR2存储芯片进行读/写访问。 

由于用户要求的不断提高，只有一个DDR2存储芯片可能不能满足用户的要求。 于是这就要求控制器可以支持多个DDR2存储芯片，为此本具体实施方式提供的DDR2SDRAM控制器设计了多主机端口，每个主机端口控制一个DDR2存储芯片。由于采用了多主机端口的设计，DDR2SDRAM控制器就需要有一个仲裁模块(Arbiter)在多个主机端口之间进行选择，以确保在任意时刻最多只有一个主机端口(即最多只有一个DDR2存储芯片)具有访问权限。