[发明专利]适于应用于集成电路的电容结构

说明书

技术领域

本发明涉及一种半导体结构，且特别是涉及一种适于应用于集成电路的电容结构。

背景技术

随着半导体元件集成度(integration)的增加，元件的尺寸逐渐缩小，相对地使作为电容器的空间越来越小(其因电容极板(plate)可使用的芯片面积被迫缩减)，也因此降低了电容器的电容值。而在进入深次微米(deep sub-micron)的工艺后，电容器的电容值降低的问题即更加地严重。

发明内容

有鉴于此，本发明提出一种适于应用于集成电路的电容结构，其电容值可以在局限的芯片面积下达到设计值，且又较传统的叉合金属电容具有流通较大电流量的特性。

本发明的实施例提供一种适于应用于集成电路的电容结构，其包括：金属氧化物半导体(MOS)电容，具有第一端点与第二端点；以及两相异结构的金属电容，形成在金属氧化物半导体电容上，且各耦接于第一端点与第二端点之间。

于本发明的实施例中，所述两相异结构的金属电容包括第一金属电容与第二金属电容，且第一金属电容可以为多层平板金属电容，而第二金属电容可以为多层叉合(interdigitated)金属电容。

于此，本发明所提的电容结构主要是在金属氧化物半导体电容上制作多层平板金属电容与多层叉合金属电容。如此一来，基于多层平板金属电容的截面积(cross-section area)较大的缘故，故在相同可使用的芯片面积的条件下，该电容结构相较于只具有叉合金属电容的电容结构而言，具有流通较大电流量的特性。另外，基于多层叉合金属电容的周长(circumference)较长的缘故，故在相同可使用的芯片面积的条件下，该电容结构的电容值相较于只具有平板金属电容的电容结构而言，可以在局限的芯片面积下达到设计值。

应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。

附图说明

下面的附图是本发明的说明书的一部分，绘示了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。

图1绘示为本发明实施例的适于集成电路的电容结构10等效电路图。

图2A与图2B分别绘示为平板金属电容的示意图。

图3A与图3B分别绘示为叉合金属电容的示意图。

图4A绘示为电容结构10中平板金属电容CP的第一层平板金属电极与叉合金属电容CI的第一层叉合金属电极的布局(layout)示意图。

图4B绘示为电容结构10中平板金属电容CP的第二层平板金属电极与叉合金属电容CI的第二层叉合金属电极的布局示意图。

图4C绘示为电容结构10整体的布局示意图。

图5绘示为沿图4C的剖线I-I’的剖面图(即电容结构10的结构示意图)。

图6绘示为图1的电容结构10的变型实施例。

图7绘示为图6的电容结构10’的结构示意图。

附图标记说明

10、10’：适于集成电路的电容结构

CM、CM’：金属氧化物半导体(MOS)电容

CP、CP’：平板(plate)金属电容

CI、CI’：叉合(interdigitated)金属电容

NT：N型金属氧化物半导体晶体管

PT：P型金属氧化物半导体晶体管

T1：第一端点

T2：第二端点

VDD：系统电压

VSS：接地电位

PM1、PM2：平板金属电极

IM1、IM2：叉合金属电极

CB1、CB2：梳状结构金属电极

IL、IL1～IL3：绝缘层

PD、PD1、PD2：P型掺杂区

ND、ND1、ND2：N型掺杂区

NW：N型阱

P-sub：P型基板

POS：多晶硅层

具体实施方式

现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件代表相同或类似部分。