[发明专利]减小了叠加失准的直接接合方法

说明书

技术领域

本发明涉及根据三维(3D)整合技术所制造的多层半导体结构或者晶圆的领域，其中，3D整合技术用于将由第二晶圆形成的至少一层转印至被称为最终基板的第一晶圆上，该层对应于第二晶圆的形成有元件(例如，多个微组件)的部分，第一晶圆可以是原始晶圆，或者可以包括其它对应的元件。

现有技术

具体来讲，因为在给定的层上存在尺寸非常小的大量微组件，所以每个转印的层(即，包括该层的各个晶圆)必须以正确的精度置于最终基板(仅第一晶圆或者已经具有其它转印的层)上，以满足与下部层的大约0.3微米的定位公差。此外，可以在层被转印之后在层上执行处理，例如在表面上形成其它微组件、用以露出形成连线的其它微组件等，必须针对存在于该层上的组件非常精确地执行这些处理。

通常通过熟知的光刻技术来形成元件(例如微组件)，光刻技术主要包括在与要形成微组件的位置相对应的限定区域内照射光敏的基板(例如，在基板上涂覆光刻胶)。通常利用选择性照射设备(通常称为“曝光机”)来进行对基板的照射，与用于整体照射的设备不同，选择性照射设备在操作中通过由不透明的和透明的区域形成的掩模仅照射部分的基板，其中，不透明的和透明的区域用于限定期望复制在基板上的图案。照射工具或者曝光机在尽可能多的位置重复照射操作，用以照射基板的整个表面。

将层转印至最终基板上涉及在上述类型的第一晶圆和第二晶圆之间进行接合(例如，通过直接接合，也称为分子黏附)，然后使第二晶圆大体变薄。在接合期间，两个晶圆机械地对准。在两层之间可以观察到由对准缺陷所导致的至少三种主要类型的变形，即，偏移或移位型变形、旋转型的变形以及放射型的变形(也称为射出(run-out)变形，其与以基板的半径线性地增加的放射状扩张相对应)。

通常，曝光机利用补偿算法能够补偿这三种缺陷。

然而，申请人发现，鉴于微组件技术的需要，尽管使用了补偿算法，但是在转印之后，如果可以，存在很难形成与转印之前形成的微组件对准的辅助的微组件的情况。

因为通过直接接合来进行接合，所以除了上述移位型、旋转型和放射型的对准缺陷以外，在转印的层中并且在第一晶圆中实际上会存在不均匀的变形。

正是晶圆的这些不均匀的变形接着导致了失准现象(也称为“叠加(overlay)”)，现在参照图1来描述这种现象。叠加表现为大约50mm大小的缺陷，这明显小于晶圆在接合时的对准精度。

图1例示了通过在第一晶圆或初始基板410和第二晶圆或最终基板420之间的低压直接接合所得到的三维结构400，其中，利用用于限定与要产生的微组件相对应的图案形成区域的掩模、通过光刻在第一晶圆或初始基板410上形成了第一系列的微组件411。在接合之后，使初始基板410变薄，以去除在微组件411至419的层上面的部分材料，并且微组件421至429的第二层形成在初始基板410的露出的表面上。

然而，即使利用定位工具，一方面的微组件411至419和另一方面的微组件421和429的某些微组件之间出现了偏移，例如在图1中所指示的偏移Δ₁₁、Δ₂₂、Δ₃₃、Δ₄₄(分别对应于微组件对411/421、412/422、413/423和414/424之间所观察到的偏移)。

这些偏移不是源于由基板的不精确组装所导致的个别变形(平移、旋转或其组合)。这些偏移源于出现在层中的不均匀变形，不均匀变形是来自当将初始基板接合至最终基板的时候的初始基板。实际上，这些变形在特定的微组件411至419处导致不均匀、局部移位。因而，在转印后形成在基板的露出表面上的特定微组件421至429表现出与这些微组件411至419在位置中的变化，所述变化可以是几百纳米或者甚至是微米的数量级。如果叠加的幅度在修正之后仍然为例如在50mm和100mm之间(取决于应用)，则该失准或者叠加现象会造成不能使用曝光机。因此，就算可以的话，也很难对准在转印之前所形成的微组件来形成辅助微组件。

两层微组件之间的这种叠加还可以是短路、堆叠中的变形或者在两层微组件之间的连接缺陷的根源。因而，在转印的微组件是由像素形成的图像、并且转印后处理步骤的目的是在各个像素上形成滤色器的情况下，会观察到这些像素中的某些不具有色彩功能。

因此，如果不控制这种失准或者叠加效应，就会导致所生产的多层半导体晶圆的品质和价值的下降。因为对于微组件的小型化和其在每层上的集成密度的需要一直在增加，所以该效应的影响变得越发严重。

发明内容