[发明专利]大失配硅基衬底锑化物高电子迁移率晶体管及制造方法

说明书

技术领域

本发明属于半导体技术领域，尤其是指基于大失配硅基衬底锑化物高电子迁移率晶体管及制造方法。

技术背景

锑化物半导体是指包含锑元素的二元或多元IⅡ-V族化合物半导体材料。由于晶格常数接近二元锑化物半导体材料AlSb，GaSb，InSb经常和InAs材料被称为材料体系，它们覆盖了较大的带隙范围，同时具有高电子迁移率、高电子饱和速度等优良性质，这些特性为制造高速、低功耗的微电及光电器件创造了广阔的空间。在高速化合物半导体中，锑化物高电子迁移率晶体管起到举足轻重的作用，以III-V族化合物半导体为基础的高电子迁移率晶体管在微波、毫米波器件及单片集成电路和逻辑集成电路领域的应用在近年来一直受到持续的关注。

对于锑化物高电子迁移率晶体管，选用Si材料作为衬底具有不可比拟的优势，它使得传统的Si基CMOS器件和高电子迁移率晶体管的集成成为可能。但是，晶格的严重失配也是选用Si作为衬底面临的一个最大问题。因此，要在Si衬底上面生长大失配的锑化物高电子迁移率晶体管结构，如何减少缺陷、提高外延材料的质量是提高器件性能的关键。此外，提高沟道中的电子浓度和迁移率，减小栅漏电流也是提高器件性能和稳定性的主要因素。

发明内容

本发明的目的是提供一种大失配硅基衬底锑化物高电子迁移率晶体管及制造方法，该种结构的高电子迁移率晶体管通过采用Si衬底，使得其与其他Si基器件的集成成为可能。通过采用复合缓冲层，使得晶体管结构的材料质量得到很大程度的提高。从而获得更好的沟道电子输运特性，提高了器件的输出特性，充分发挥了该器件的高频、高速、低功耗特性，有效地提高了器件的稳定性和可靠性。

本发明提供一种大失配硅基衬底锑化物高电子迁移率晶体管，包括：

一衬底；

一复合缓冲层，生长在衬底上；

一插入层，生长在复合缓冲层上；

一AlSb隔离层，生长在插入层上，该AlSb隔离层的厚度为

一子沟道层，生长在AlSb隔离层上；

一锑化物下势垒层，生长在子沟道层上，该锑化物下势垒层的厚度为

一InAs沟道层，生长在锑化物下势垒层上，该InAs沟道层的厚度为

一锑化物隔离层，生长在InAs沟道层上，该锑化物隔离层的厚度为

一掺杂层，生长在锑化物隔离层上，该掺杂层是Si平面掺杂的InAs，或者是Te的δ掺杂，其厚度为

一上势垒层，生长在掺杂层上，该上势垒层是由AlSb层和InAlAs层组成的复合势垒层，该上势垒层的厚度为其In的摩尔含量为0.2-0.6；

一InAs帽层，生长在上势垒层上，该InAs帽层是非有意掺杂的InAs，或者是n型掺杂的InAs，其厚度为

本发明还提供一种大失配硅基衬底锑化物高电子迁移率晶体管的制作方法，包括以下步骤：

在衬底上采用MBE方法依次生长复合缓冲层、插入层、AlSb隔离层、子沟道层、锑化物下势垒层、InAs沟道层、锑化物隔离层、掺杂层、上势垒层和InAs帽层。

附图说明

为进一步说明本发明内容，以下结合具体实施方式，并参照附图，对本发明作以详细的描述，其中：

图1是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的结构示意图。

图2是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的复合缓冲层结构示意图。

图3是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的上势垒层的结构示意图。

具体实施方式

请参阅图1、图2及图3所示，本发明提供一种大失配硅基衬底锑化物高电子迁移率晶体管，包括：

一衬底10，该衬底10的材料为Si；Si材料是应用最广泛的半导体材料之一，Si技术在半导体技术中已经相当的成熟，对Si衬底的表面处理等技术日趋完善，因此选用Si衬底可以大大减轻工作量，同时，Si衬底的选用便于该锑化物高电子迁移率晶体管日后与其他硅基器件进行集成，从而可以获得具有不同功能的器件；

一复合缓冲层20，生长在衬底10上，该复合缓冲层20包括：

一AlSb量子点结构21，该AlSb量子点的高度和直径分别为和AlSb量子点可以有效的抑制孪晶缺陷的出现，很大程度上降低了缺陷密度，此外，AlSb量子点可以促使在Si衬底与上层材料的界面处形成90°位错，即位错的伯格斯矢量方向平行于界面，从而使得一部分晶格失配被该界面失配位错释放和调节，应变被有效的弛豫；