[发明专利]高速缓存装置与高速缓存数据存取方法

说明书

技术领域

本发明关于一种高速缓存装置与高速缓存数据存取方法，特别是指一种在一高速缓存中锁定并存取一关键数据的装置与方法。

背景技术

现今一高速缓存(Cache Memory)已经被广泛应用于一处理单元(如：一中央处理器(CPU))中，当该处理单元欲取得一目标数据时，若是该目标数据已存放于该高速缓存中，则可以有效提升该处理单元的存取效率。

参阅图1，一处理单元11包括一处理器111与一高速缓存112。该处理器111由该高速缓存112中存取一目标数据，当该处理器111可以从该高速缓存112中取得该目标数据时，称之为快取命中(Cache hit)，反之，若无法从该高速缓存112中取得该目标数据时，称之为快取漏失(Cachemiss)；当发生快取漏失时，该高速缓存112会从一主存储器(Main memory)12中取得该目标数据。

在美国公告专利号7228386所提出的一现有技术(以下称为第一现有技术)中，其针对一对应多个存取路径(Way)的高速缓存，利用一路径开启缓存器(Way enable register)以控制每一个存取路径的开启或关闭。举例来说，参阅图2，假设一高速缓存41具有分别对应索引S1～S8的八个储存组，每一储存组具有分别对应四个存取路径W1～W4的四个储存组件，该四个存取路径W1～W4分别称为一第一存取路径W1、一第二存取路径W2、一第三存取路径W3，及一第四存取路径W4。该路径开启缓存器42大小为四位，且每一位用以表示开启或关闭一相对应存取路径，也就是说，假设该路径开启缓存器42的值为1110，且第0至第3位分别对应到第一至第四存取路径W1～W4，第0位为0代表该第一存取路径W1被关闭，因此不能再覆写其它数据在该第一存取路径W1所对应的这些储存组件中。

一般而言，这样的目的在于当有一关键数据(Critical data)被存放于该第一存取路径W1所对应的一储存组件中时，且该关键数据是一使用频率较高的数据，为避免该关键数据被覆写造成下次需读取时，必须重新由该主存储器处取得，进而导致处理单元读取数据的效率下降，因而关闭该第一存取路径W1的写入功能。

然而，在该第一存取路径W1所对应的这些储存组件中不一定全部都已存放关键数据，举例来说，如图2所示，假设索引S8所对应的该储存组中对应于该第一存取路径W1的储存组件(以下以储存组件(W1，S8)来表示，其余类推)，以及储存组件(W1，S7)、(W1，S5)、(W1，S4)、(W1，S3)皆各自储存一关键数据，因为该路径开启缓存器42的第0位为0，因此，该第一存取路径W1所对应的其它储存组件，如：(W1，S6)、(W1，S2)、(W1，S1)，无法再存放其它数据。换句话说，将造成该第一存取路径W1的利用率下降形成浪费，同时，也可能会使得该高速缓存的快取命中率(Cache hit rate)下降，因此，该第一现有技术仍具有相当大的改善空间。

此外，在美国公告专利号6047358所提出的另一现有技术(以下称为第二现有技术)中，其利用多个缓存器设定一锁定范围(Lock range)的大小(LOCK_SIZE)、该锁定范围的对应地址(LOCK_ADDRESS)等信息，进而于该高速缓存装置上设定出该锁定范围的空间以供储存锁定的数据使用。

然而，该第二现有技术完成设定该锁定范围的空间之后，必需要执行一初始化程序(Initialization procedure)以锁定多个关键数据在其中；此外，若是这些关键数据的数据量大小大于该高速缓存装置时，该第二现有技术无法设定一大于该高速缓存装置的储存空间大小的锁定范围，因此，其仍然存在着许多问题仍待进一步改善。

发明内容

因此，本发明的目的之一即在提供一种可以解决上述问题的高速缓存数据存取方法。

于是，本发明高速缓存数据存取方法适用于与一处理器及一主存储器电连接的高速缓存装置。该高速缓存装置包括具有多个储存组的一数据储存单元。每一储存组具有分别对应多个存取路径的多个储存组件。该高速缓存数据存取方法包含下列步骤：

接收由该处理器所传送的一目标地址；

根据该目标地址判断该数据储存单元中是否存有一目标数据；

接收该目标数据；

根据该目标地址所对应的该储存组的这些储存组件是否被标示为有效的以及该目标地址是否介于一锁定范围来选取一牺牲路径；以及

将该目标数据写入该牺牲路径中。

而本发明的目的之二在于提供一种可以解决上述问题的高速缓存装置。