[发明专利]对多个辅助硬件线程进行可缩放状态跟踪的方法和系统

说明书

技术领域

本公开涉及在没有管理程序(hypervisor)介入的情况下跟踪辅助硬件线程状态。更特别地，本公开涉及利用辅助线程状态寄存器来跟踪辅助硬件线程活动的发起硬件线程。

背景技术

当今的计算机系统通常包括执行独立指令流的多线程处理器。在硬件线程上执行的软件程序可以从监控程序(supervisor program)(例如管理程序)请求对另一硬件线程的控制。例如，软件程序可以向用于另一硬件线程的监控程序发送请求以便让该另一个硬件线程执行代码段(例如子例程)。监控程序检查硬件线程可用性，并且如果可用则向软件程序指派该另一个硬件线程。接着，软件程序利用该另一个硬件线程来执行代码段。在很多情况下，软件程序利用该另一个硬件线程持续有限时间。照这样，当该另一个硬件线程完成代码执行时，监控程序从软件程序释放该另一个硬件线程的资源。

发明内容

处理器包括发起硬件线程，该发起硬件线程发起第一辅助硬件线程以执行第一代码段。接下来，发起硬件线程响应于发起第一辅助硬件线程而设置辅助线程执行指示符。所设置的辅助线程执行指示符指示辅助硬件线程是否正在执行。第二辅助硬件线程发起和开始执行第二代码段。接着，发起硬件线程检测辅助线程执行指示符中的改变，该改变表示第一辅助硬件线程和第二辅助硬件线程两者终止。照这样，发起硬件线程响应于这两个辅助硬件线程终止而评估辅助硬件线程结果。

由于前文是概要，因而不得已包含简化、概括以及对细节的省略；因此，本领域技术人员将意识到该概要仅是说明性的，而并非旨在以任何方式进行限制。本公开的其他方面、创造性特征以及优点(其仅仅由权利要求书限定)在以下阐明的非限制性详细描述中将变得明显。

附图说明

通过参考附图，可以更好地理解本公开，并且本公开的大量对象、特征和优点对于本领域技术人员而言将变得明显，其中：

图1是示出在多线程处理器上发起辅助硬件线程的处理器的软件程序的示例性示图；

图2是示出辅助线程状态寄存器(ATSR)的示例性示图；

图3A是示出由软件程序利用来管理辅助硬件线程状态的软件状态存储区的示例性示图；

图3B是示出由发起硬件线程利用来管理辅助硬件线程状态的硬件状态存储区的示例性示图；

图4是示出在发起硬件线程调用辅助硬件线程时采取的步骤的示例性流程图；

图5是示出在辅助硬件线程执行软件代码时采取的步骤的示例性流程图；

图6是示出分支和发起轻型(BAIL)指令的示例性示图；

图7是示出分支和发起重型(BAIH)指令的示例性示图；

图8是示出停止辅助线程(SAT)指令的示例性示图；

图9是示出由发起硬件线程在分支和发起指令期间向辅助线程寄存器复制的寄存器值的示例性示图；

图10是示出在执行分支条件if辅助线程执行(BCE)指令时所采取的步骤的示例性流程图；

图11是示出在执行条件寄存器设置if辅助线程执行(CRSE)指令时所采取的步骤的示例性流程图；

图12是示出分支条件if辅助线程执行(BCE)指令的示例性示图；

图13是示出条件寄存器设置if辅助线程执行(CRSE)指令的示例性示图；

图14是示出调用多个辅助硬件线程的发起硬件线程的示例性示图；

图15是示出调用辅助硬件线程的发起硬件线程(该辅助硬件线程接着调用其他辅助硬件线程)的示例性示图；

图16是示出在不同处理器上调用辅助硬件线程的发起硬件线程的示例性示图；以及

图17是其中可以实现在此描述的方法的信息处理系统的框图示例。

具体实施方式

在以下描述和附图中，阐明了某些特定细节以便提供对本公开各种实施方式的透彻理解。然而，在以下公开中并不阐明通常与计算和软件技术相关联的特定公知细节，以避免不必要地使得本公开的各种实施方式变得模糊。此外，本领域普通技术人员将理解，他们可以在没有以下描述的细节中的一个或多个的情况下实践本公开的其他实施方式。最后，尽管参考了以下公开中的步骤和序列来描述各种方法，但这种描述是为了提供对本公开的实施方式的清楚的实现，并且不应当将这些步骤和步骤的序列视为是实践本公开所必需的。而是，下文旨在提供对本公开的示例的详细描述，并且不应当被视为是对本公开本身的限制。相反地，任何数目的变型均可以落入本公开的范围内，本公开的范围由说明书所附的权利要求书限定。