[发明专利]一种具有扫描链测试功能的芯片及测试方法

权利要求书

1.一种具有扫描链测试功能的芯片，包括，测试模式及功能模块参数配置模块、组合电路和多条扫描链，其特征在于，还包括：

参数锁存触发器链，由多个触发器串接而成，用于接收并锁存测试模式参数及功能模块配置参数控制值；

参数设置控制模块，包括时钟输入端、测试控制端以及参数设置控制端；分别与芯片的扫描时钟输入引脚、测试控制引脚以及另一个引脚连接，根据所述测试控制端及参数设置控制端的信号控制所述参数锁存模块各触发器的时钟信号；

所述参数锁存触发器链的各触发器的数据输出端分别连接到所述测试模式及功能模块参数配置模块的控制值输入端；各触发器的时钟输入端连接到所述参数设置控制模块；

所述参数锁存触发器链第一个触发器的数据输入端连接到芯片的一个引脚。

2.根据权利要求1所述的芯片，其特征在于，所述参数锁存触发器链第一个触发器的数据输入端与所述芯片的一条扫描链的数据输入端复用一个引脚。

3.根据权利要求1所述的芯片，其特征在于，所述参数锁存触发器链最后一个触发器的数据输出端藕接到芯片的一个引脚。

4.根据权利要求1～3中任一项所述的芯片，其特征在于，所述参数设置控制模块包括：

两个与门，AND1和AND2；

所述测试控制端以及参数设置控制端连接到所述AND2的输入端；所述AND2的输出端和所述时钟输入端连接到所述AND1的输入端；所述AND1的输出端连接到所述参数锁存触发器链各触发器的时钟输入端。

5.根据权利要求1～3中任一项所述的芯片，其特征在于，所述参数设置控制模块包括：

一个或非门NOR1和一个与非门NAND2；

所述测试控制端以及参数设置控制端连接到所述NAND2的输入端；所述NAND2的输出端和所述时钟输入端连接到所述NOR1的输入端；所述NOR1的输出端连接到所述参数锁存触发器链各触发器的时钟输入端。

6.根据权利要求3所述的芯片，其特征在于，所述芯片还包括：

选择器MUX；MUX的一个输入端连接到参数锁存触发器链最后一个触发器的输出端，另一个输入端连接到所述芯片一条扫描链的数据输出端；MUX的输出端连接到芯片的一个引脚。

7.根据权利要求6所述的芯片，其特征在于，所述参数设置控制模块包括：

两个与门，AND1和AND2；

所述测试控制端以及参数设置控制端连接到所述AND2的输入端；所述AND2的输出端和所述时钟输入端连接到所述AND1的输入端；所述AND1的输出端连接到所述参数锁存触发器链各触发器的时钟输入端。

8.根据权利要求7所述的芯片，其特征在于，所述选择器的控制端连接到所述AND2的输出端。

9.根据权利要求6所述的芯片，其特征在于，所述参数设置控制模块包括：

一个或非门NOR1和一个与非门NAND2；

所述测试控制端以及参数设置控制端连接到所述NAND2的输入端；所述NAND2的输出端和所述时钟输入端连接到所述NOR1的输入端；所述NOR1的输出端连接到所述参数锁存触发器链各触发器的时钟输入端。

10.根据权利要求9所述的芯片，其特征在于，所述选择器的控制端连接到所述NAND2的输出端。

11.一种具有扫描链测试功能的芯片的测试方法，包括：

步骤1、参数设置控制模块输出扫描时钟信号到参数锁存触发器链的各个触发器；

步骤2、在扫描时钟控制下将测试模式及功能模块参数控制值串行移入参数锁存触发器链的各触发器；

步骤3、参数设置控制模块关闭扫描时钟信号输出，参数锁存触发器链的各触发器输出端锁存测试模式及功能模块参数控制值；

步骤4、对芯片内的组合电路以及各扫描链的寄存器及进行扫描测试。

12.根据权利要求11所述的方法，其特征在于，所述方法在所述步骤2之前还包括参数锁存触发器链测试步骤：

将测试向量串行输入参数锁存触发器链的各触发器，在参数锁存触发器链数据输出端得到各触发器数据输出端的值；通过对比输入与输出的数据检测参数锁存触发器链中各触发器是否存在缺陷。