[发明专利]存储装置、主机装置、电路基板、液体容器以及系统有效
申请号: | 201110295961.6 | 申请日: | 2011-09-27 |
公开(公告)号: | CN102543178A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 佐藤润 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | G11C16/02 | 分类号: | G11C16/02;B41J2/175 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 柳春雷 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 装置 主机 路基 液体 容器 以及 系统 | ||
1.一种存储装置,其特征在于,包括:
控制部,所述控制部与主机装置进行通信处理,所述主机装置经由总线与所述控制部连接;
存储部,来自所述主机装置的数据被写入所述存储部;以及
存储控制部,所述存储控制部进行所述存储部的访问控制,
所述控制部
在通过所述主机装置对与所述总线连接的多个存储装置写入数据的期间结束后,接收从所述主机装置对所述多个存储装置发出的广播的确认返回请求信息,
并且,如果数据被正常写入到存储装置自身的所述存储部,则向所述主机装置返回确认信息。
2.根据权利要求1所述的存储装置,其特征在于,
所述控制部在接收到所述确认返回请求信息后的第一返回期间~第n(n为2以上的整数)返回期间中的、与自身的ID信息相应的第m(m为1≤m≤n的整数)返回期间中向所述主机装置返回所述确认信息。
3.根据权利要求2所述的存储装置,其特征在于,
所述存储装置包括时钟端子和数据端子,
所述控制部在所述第m返回期间中基于输入到所述时钟端子的时钟向所述数据端子输出表示所述确认信息的逻辑电平的信号。
4.根据权利要求3所述的存储装置,其特征在于,
所述控制部
在所述第m返回期间中将所述数据端子的电压电平从高阻抗状态改变为第一逻辑电平,接着从所述第一逻辑电平改变为第二逻辑电平,并且,
在除所述第m返回期间以外的期间中将所述数据端子的电压电平设定为高阻抗状态。
5.根据权利要求1至4中任一项所述的存储装置,其特征在于,
所述控制部接收请求广播的返回确认的指令作为所述确认返回请求信息。
6.根据权利要求1至5中任一项所述的存储装置,其特征在于,
所述控制部接收指定所述多个存储装置的ID信息作为所述确认返回请求信息。
7.一种主机装置,其特征在于,包括:
通信处理部,所述通信处理部与多个存储装置进行通信处理,所述多个存储装置经由总线与所述通信处理部连接;以及
控制部,所述控制部控制所述通信处理部,
所述通信处理部
在向所述多个存储装置写入数据的写入期间结束后,向所述多个存储装置发送广播的确认返回请求信息,并进行来自所述多个存储装置的确认接收处理。
8.根据权利要求7所述的主机装置,其特征在于,
在发送所述确认返回请求信息后的第一返回期间~第n(n为2以上的整数)返回期间的各返回期间中,接收来自具有与所述各返回期间相应的ID信息的存储装置的确认信息。
9.根据权利要求7或8所述的主机装置,其特征在于,
所述主机装置包括时钟端子和数据端子,并且在向所述数据端子输出所述确认返回请求信息后对所述时钟端子输出用于接收所述确认信息的时钟。
10.根据权利要求7至9中任一项所述的主机装置,其特征在于,
如果用于向所述多个存储装置的各存储装置写入数据的写入所需期间的长度为tTM并且确认等待期间的长度为tTW,则在经过满足tTMtTW<2×tTM的所述确认等待期间后输出所述确认返回请求信息。
11.一种电路基板,其特征在于,包括权利要求1至6中任一项所述的存储装置。
12.一种液体容器,其特征在于,包括权利要求1至6中任一项所述的存储装置。
13.一种系统,其特征在于,包括:
权利要求1至6中任一项所述的存储装置;以及
权利要求7至10中任一项所述的主机装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110295961.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:垂直晶体管STRAM阵列
- 下一篇:统一的多级单元存储器