[发明专利]形成平坦介质层的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种形成平坦介质层的方法。

背景技术

半导体制造工艺利用批量处理技术，会在同一晶圆上形成大量的复杂器件。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，对半导体制造工艺精确度的要求也越来越高。

在集成电路制造工艺中，在晶圆上制作出元件结构或图案化的金属导线后，需先在其上沉积一层介质层，然后再进行后续的金属层的沉积。根据功能的不同，用来隔离金属导线与元件的介质层通常被称为层间介质层(Inter-Layer Dielectric；ILD)，用来隔离金属导线与其他金属导线的介质层通常被称为金属层间介质层(Inter-Metal Dielectric；IMD)。

现有技术中，所述介质层是氧化物层，通常采用如常见的二氧化硅、经掺杂的二氧化硅(如BSG、BPSG、PSG)，或近年来较新颖的低介电常数(low-K)材料，如掺碳二氧化硅(SiOC)、掺氟二氧化硅(SiOF)等含氧的材料。所述介质层通常是通过化学气相沉积法(Chemical Vapor Deposition；CVD)形成的。近年来，由于高密度等离子体化学气相沉积(High Density Plasma CVD；HDP-CVD)所形成的氧化物层具有较好的沟填充(Gap Filling)能力以及较低的介电常数，HDP-CVD已成为在高集成度元件中形成所述介质层的常用方法。

通过沉积形成的所述介质层的厚度不均匀。而且，随着晶圆表面图案的高低起伏，所述介质层表面会有一定的高度差(Step Height；SH)。因此，现有技术会使用化学机械抛光(Chemical Mechanical Polishing；CMP)工艺对所述介质层进行平坦化。现有技术提供了一种CMP方法，如公开号为CN101934494A的发明专利申请。请参考图1，待平坦化的晶圆4被研磨头3压在研磨垫2上，研磨头3带动晶圆4转动，研磨盘1带动研磨垫2转动，研磨浆料注入臂(Slurry Arm)5注入研磨浆料，在化学研磨和机械研磨的共同作用下，晶圆4的表面被平坦化。

然而，经过上述工艺之后，形成于晶圆边缘部分的最终器件的成品率较低，仅为38.76％左右。

因此，针对上述技术问题，需要提高形成于晶圆边缘部分的最终器件的成品率。

发明内容

本发明解决的问题是提供一种形成平坦介质层的方法，提高形成于晶圆边缘部分的最终器件的成品率。

为解决上述问题，本发明提供一种形成平坦介质层的方法，包括：

提供晶圆；

在所述晶圆上形成第一介质层，所述第一介质层的边缘的厚度大于中心部分的厚度；

对所述第一介质层进行化学机械抛光；

在所述第一介质层上形成第二介质层。

可选地，所述第二介质层的边缘的厚度大于中心部分的厚度。

可选地，所述第二介质层的边缘与中心部分的厚度差等于在进行所述化学机械抛光之后的所述第一介质层的中心部分与边缘部分的厚度差。

可选地，所述第一介质层和第二介质层是氧化硅。

可选地，在形成所述第一介质层和/或所述第二介质层时，所述晶圆与进气口的距离是180密耳～220密耳。

可选地，采用PECVD装置形成所述第一介质层，前驱物包括SiH4，射频功率的范围是200瓦～1000瓦，压力的范围是5托～10托，温度的范围是350摄氏度～450摄氏度，气体流量的范围是1000毫克/分钟～2000毫克/分钟。

可选地，采用PECVD形成所述第一介质层，前驱物包括TEOS，射频功率的范围是200瓦～1000瓦，压力的范围是5托～10托，温度的范围是350摄氏度～450摄氏度，气体流量的范围是200标准毫升/分钟～800标准毫升/分钟。

可选地，所述第一介质层的预厚度不超过10K埃。

可选地，所述第二介质层的厚度的范围是800埃～2K埃。

可选地，采用PECVD装置形成所述第二介质层，前驱物包括SiH4，射频功率的范围是200瓦～1000瓦，压力的范围是5托～10托，温度的范围是350摄氏度～450摄氏度，气体流量的范围是1000毫克/分钟～2000毫克/分钟。

可选地，采用PECVD形成所述第二介质层，前驱物包括TEOS，射频功率的范围是200瓦～1000瓦，压力的范围是5托～10托，温度的范围是350摄氏度～450摄氏度，气体流量的范围是200标准毫升/分钟～800标准毫升/分钟。