[发明专利]一种三维存储器阵列结构及其制造方法有效
申请号: | 201110298260.8 | 申请日: | 2011-09-29 |
公开(公告)号: | CN102306655A | 公开(公告)日: | 2012-01-04 |
发明(设计)人: | 潘立阳;袁方 | 申请(专利权)人: | 清华大学 |
主分类号: | H01L27/24 | 分类号: | H01L27/24;H01L45/00 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 100084 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 三维 存储器 阵列 结构 及其 制造 方法 | ||
1.一种三维存储器阵列结构,其特征在于,包括:
叠置形成的多个阵列层,每个所述阵列层包括多列存储单元,
其中,所述存储单元包括相互串联的垂直选择管和相变单元或阻变单元,其中,所述垂直选择管包括:上电极;下电极;以及形成在所述上电极和下电极之间的半导体体区,其中,所述半导体体区包括依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层,其中,所述第一半导体层和所述第三半导体层为第一类型掺杂,所述第二半导体层和所述第四半导体层为第二类型掺杂,在所述第三半导体层的一个侧面形成有栅堆叠,且所述第三半导体层的掺杂浓度低于所述第二半导体层和第四半导体层的掺杂浓度,以使所述第二半导体层、第三半导体层、第四半导体层和所述栅堆叠形成垂直的MOS晶体管,所述第一半导体层和第二半导体层形成垂直的二极管,
且,同一所述阵列层上的两列相邻所述存储单元之间共用一个栅堆叠。
2.如权利要求1所述的三维存储器阵列结构,其特征在于,所述垂直选择管和相变单元或阻变单元之间通过垂直选择管的所述上电极连接。
3.如权利要求1所述的三维存储器阵列结构,其特征在于,每个奇数阵列层的存储单元的底面和顶面分别通过沿第一方向和第二方向的多根公用电极连接,每个偶数阵列层的存储单元的底面和顶面分别通过沿第二方向和第一方向的多根公用电极连接,且所述每根所述公用电极为相邻的两个所述阵列层共用。
4.如权利要求3所述的三维存储器阵列结构,其特征在于,所述奇数阵列层的存储单元正置,所述偶数阵列层的存储单元倒置。
5.如权利要求4所述的三维存储器阵列结构,其特征在于,所述垂直选择管的下电极为所述沿第二方向的公用电极。
6.如权利要求1所述的三维存储器阵列结构,其特征在于,所述第一类型掺杂为P型或N型掺杂,第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
7.如权利要求1所述的三维存储器阵列结构,其特征在于,所述半导体体区的材料为掺杂的多晶硅或多晶锗。
8.如权利要求1所述的三维存储器阵列结构,其特征在于,相邻的所述存储单元之间、相邻的所述公用电极之间填充有隔离介质。
9.如权利要求1-3所述的三维存储器阵列结构,其特征在于,所述上电极、下电极和公用电极的材料包括重掺杂的多晶硅。
10.如权利要求1所述的三维存储器阵列结构,其特征在于,所述三维存储器阵列结构形成在具有绝缘表面的衬底上。
11.一种三维存储器阵列结构的制造方法,包括以下步骤:
A.提供具有绝缘层表面的衬底;
B.在所述绝缘层上形成第一介质层,并在所述第一介质层中形成沿第一方向的多根公用电极;
C.在所述第一介质层上依次形成第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层,其中,所述第一半导体层和第三半导体层为第一类型掺杂,所述第二半导体层和第四半导体层为第二类型掺杂,然后刻蚀所述阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层和第一半导体层,并形成第二介质层,以形成位于所述沿第一方向的多根公用电极上的多列相互隔离的存储单元;
D.在所述第二介质层中、两列相邻存储器单元之间,沿第二方向形成栅堆叠;
E.在所述第二介质层上形成第三介质层,并在所述第三介质层中形成沿第二方向的多根公用电极,所述沿第二方向的多根公用电极连接各个所述存储器单元的顶面;
F.在所述第三介质层上依次形成阻变材料或相变材料层、电极层、第四半导体层、第三半导体层、第二半导体层、第一半导体层,然后刻蚀所述第一半导体层、第二半导体层、第三半导体层、第四半导体层、电极层和阻变材料或相变材料层,并形成第四介质层,以形成位于所述沿第二方向的多根公用电极上的多列相互隔离的存储单元。
12.如权利要求11所述的三维存储器阵列结构的制造方法,其特征在于,在已形成的存储器阵列结构上重复步骤B-F,形成多层叠置的阵列层。
13.如权利要求11所述的三维存储器阵列结构的制作方法,其特征在于,所述第一类型掺杂为P型或N型掺杂,第二类型掺杂为与所述第一类型掺杂相反的N型或P型掺杂。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110298260.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的