[发明专利]晶圆测试键结构及晶圆测试方法

说明书

技术领域

本发明涉及一种可用于晶圆可接受性测试以及晶圆射频测试的晶圆测试键结构、以及采用了该晶圆测试键结构的晶圆测试方法。

背景技术

在晶圆加工处理工艺中，为了确保半导体器件的质量，需要对晶圆执行WAT(Wafer Acceptance Test，晶圆可接受性测试)测试以及射频(RF)测试之类的各种测试。

晶圆可接受性测试指的是在半导体硅片在完成所有制程工艺后，针对硅片上的各种测试结构所进行的电性测试。通过对晶圆可接受性测试的测试数据的分析，我们可以发现半导体制程工艺中的问题，帮助制程工艺进行调整。一般来说，晶圆可接受性测试的测试参数分为两类。一类是和器件相关的，包括MOS的开启电压，饱和电流，关闭电流，击穿电压等。另一类是和工艺相关的，包括接薄层电阻接触电阻，栅氧化层电性厚度，隔离等。而射频测试指的是用于对表达器件RF特性的S参数进行测量的测试。

在现有技术的晶圆测试中，往往需要利用不同的测试键结构来分别进行晶圆可接受性测试和射频测试。具体地说，如图1所示，其中意性地示出了根据现有技术的用于射频测试的测试键结构。根据现有技术的用于射频测试的测试键结构具有横向布置的两个接口板：第一接口板Port1和第二接口板Port2。其中第一接口板Port1具有三个测试键Gd、S1、Gd，第二接口板Port2具有三个测试键Gd、S2、Gd，两个接口板的Gd均接地，从而可知实际上这些Gd测试键是连接在一起的，测试键S1和S2用于输入测试信号。所述测试键结构与MOS晶体管的连接关系如图1所示，MOS晶体管的栅极G连接至测试键S1，MOS晶体管的漏极D连接至测试键S2，而衬底B和源极S则都连接至接地端测试键Gd。

但是，图1所示的用于射频测试的测试键结构无法用于晶圆可接受性测试。这是因为，图1所示的射频测试结构用的是两列“接地端-测试信号端-接地端”结构，而晶圆可接受性测试采用的是13引脚(测试键)的横向排列结构。在进行晶圆可接受性测试时，对于量产产品，除了特殊产品(如高压器件)外，所有的测试和模拟结构都放在切割沟道上，而由于切割沟道较窄(宽度一般小于80微米)，无法放下图1所示的用于射频测试的测试键结构(大于300微米)；所以，现有技术用于射频测试的测试键结构并不能用于晶圆可接受性测试，同时由于现有的射频测试结构和晶圆可接受性测试是两套不同的测试结构，处于晶片上的不同位置，当把可接受性测试结果和射频测试结果直接做关联(correlation)的时候，会产生误差，这将会影响模型的精确度和分析结果的准确度。

另一方面，图2示意性地示出了根据现有技术的用于晶圆可接受性测试的测试键结构；如图所示，根据现有技术的用于晶圆可接受性测试的测试键结构包括13个横向排列的测试键1、2、3、4、5、6、7、8、9、10、11、12、13。可以看出，由于这些测试键的大小和距离(pitch)都是固定的(pitch一般为200微米)，而射频测试针与针之间的距离一般是150微米或者120微米，因此所示的普通的晶圆可接受性测试的测试键结构在不经过改造的情况下用于射频测试的话，测试针会扎到待测器件或者空白区域，从而无法进行测试。所以，现有技术的用于晶圆可接受性测试的测试键结构并不匹配射频测试。

由于两种测试键结构的不匹配，使得普通晶圆可接受性测试结构无法测量射频参数，同时普通晶圆可接受性测试结构与射频参数测量使用的是不同位置的两个器件，从而造成分析时候产生一定的误差。

发明内容

本发明的目的是针对现有技术中存在的上述问题，提供一种能够通用于晶圆可接受性测试以及晶圆射频测试的晶圆测试键结构及晶圆测试方法。

根据本发明的第一方面，提供了一种晶圆测试键结构，其包括多个测试键，所述多个测试键排成一行，并且所述多个测试键在排列方向上具有不均匀的宽度。

优选地，在上述晶圆测试键结构中，所述多个测试键之间的距离相同。

可替换地，优选地，在上述晶圆测试键结构中，所述多个测试键之间的距离不完全相同。

优选地，在上述晶圆测试键结构中，所述多个测试键在与排列方向垂直的方向上的长度相同。

优选地，在上述晶圆测试键结构中，所述多个测试键被分为第一组和第二组，所述第一组的测试键与所述第二组的测试键间隔布置，并且所述第一组的测试键在排列方向上的宽度相同，并且所述第二组的测试键在排列方向上的宽度相同。