[发明专利]基于PXI总线的跳频性能检测插卡式结构模块有效
| 申请号： | 201110298722.6 | 申请日： | 2011-09-28 |
| 公开（公告）号： | CN102315890A | 公开（公告）日： | 2012-01-11 |
| 发明（设计）人： | 吴成海;刘峰;董建明;王震;周正才;田甲;王继迎;曹维;邵敏庆 | 申请（专利权）人： | 吴成海 |
| 主分类号： | H04B17/00 | 分类号： | H04B17/00;H04B1/713 |
| 代理公司： | 武汉金堂专利事务所 42212 | 代理人： | 胡清堂 |
| 地址： | 430010 湖北省武汉市江岸区中山*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 pxi 总线 性能 检测 卡式 结构 模块 | ||
1.基于PXI总线的跳频性能检测插卡式结构模块，由模数转换单元⑴、信号处理单元⑵、跳频检测单元⑶和PXI总线接口单元⑷连同外设的插卡E5，相连接构成一个整体模块，其特征是：
所述模数转换单元⑴又包含有一个衰减器组Z和一个宽带ADC转换器E1，且E1的3组输出端A1.0～A1.9，B1.0～B1.9和C1.0～C1.9并依次分别与信号处理单元⑵中的FPGA大规模可编程门阵列E2的3组输入端P1.0～P1.9，P2.0～P2.9和P3.0～P3.9相对应连接。
2.如权利要求1所述的基于PXI总线的跳频性能检测插卡式结构模块，其特征是：
所述信号处理单元⑵又包含有一个2GB的DDR存储器和一个FPGA大规模可编程门阵列E2，且E2设置有4组输出端口，即P4.0～P4.31，P5.0～P5.23，P6.0～P6.29和P7.0～P7.31。
3.如权利要求1所述的基于PXI总线的跳频性能检测插卡式结构模块，其特征是：
所述信号处理单元⑵中FPGA大规模可编程门阵列E2的2组输出端P4.0～P4.31和P5.0～P5.23依次分别与跳频检测单元⑶中的DSP跳频信号处理器E3的2组输出端D0～D31和ADD0～ADD23相对应连接。
4.如权利要求1所述的基于PXI总线的跳频性能检测插卡式结构模块，其特征是：
所述信号处理单元⑵中FPGA大规模可编程门阵列E2的2组输出端P6.0～P6.29和P7.0～P7.31依次分别与PXI总线接口单元⑷中的PXI接口芯片E4的2组输入端LA2～LA31和LD0～LD31相对应连接。
5.如权利要求1所述的基于PXI总线的跳频性能检测插卡式结构模块，其特征是：
所述PXI总线接口单元⑷中PXI接口芯片E4的输出端口外设有插卡E5，继而与PXI总线相连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吴成海，未经吴成海许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110298722.6/1.html，转载请声明来源钻瓜专利网。
