[发明专利]一种可重构密码处理器及抗功耗攻击方法

说明书

技术领域

本发明涉及信息安全和集成电路设计技术领域，尤其是一种利用可重构方法实现的密码处理器及抗功耗攻击方法。

背景技术

随着现代社会的日益信息化、数字化与网络化，人们对信息安全技术的需求越来越广泛和深入，信息安全产品已成为整个社会良性运转的重要保障。其中高性能高安全性的密码处理器是必不可少的基础硬件，各种基于DES(Data Encryption Standard，数据加密标准)、AES(Advanced Encryption Standard，高级加密标准)、RSA、ECC(Elliptic Curves Cryptography，椭圆曲线密码算法)和HASH(哈希)等算法的密码协处理器芯片得到了广泛地研究和开发。

随着集成电路设计技术的发展，很多安全密码处理器采用片上系统(SoC)的解决方案以提高数据交互性能。但是在性能提高的同时，密码处理器也面临着各种各样的安全风险。密码算法的数学安全性可以由算法本身得到保证，而近年来以功耗攻击为代表的旁路攻击(Side-Channel Attack，SCA)对密码处理器的安全性提出了严峻的挑战，它能让攻击者通过分析密码设备在密钥操作时泄露的旁路信息(如功耗信息、电磁辐射等)来获得关键的密钥信息，其攻击效率比传统的数学攻击高数个数量级，而且实施起来也更加简单。为了有效抵御旁路攻击，研究者基于隐藏技术(Hiding)和掩码技术(Masking)的思想进行了广泛而深入的研究。隐藏技术的基本思路是切断密码处理器处理的数据值与芯片旁路信息量之间的联系；掩码技术则通过随机化密码芯片所处理数据的中间值来提高安全性。然而，这些研究大都以较大的代价来换取密码处理器安全性能的提高。例如已报道的波动差分逻辑电路，可以抵御150万次样本攻击，但其代价是3倍的面积消耗却只有1/4的运算速度。这使得集成密码算法模块的SoC芯片必须在功能灵活性、性能以及安全性之间进行折衷。而在国民经济和社会发展中，诸如各种银行卡类、POS机、安全识别仪器等实际应用对密码处理器提出了近乎苛刻的要求，即要求密码处理器在有限的面积和功耗下实现较大的数据吞吐量并提供较高的安全性。如何在有限电路资源约束下实现多种加解密方法并能有效抵御旁路攻击已成为了安全密码处理器设计领域亟需解决的重要问题。

在这种情形下，可重构思想应运而生，即在实现不同密码算法时将硬件软件化，使硬件可以像软件一样被编程、修改和重用。利用可重构阵列结构设计密码处理器的思想唤起了学术界极大的研究热情，但目前仍处于起步阶段。众多学者针对RSA、HASH、AES等多种密码算法的可重构实现进行了广泛的研究。而针对近年来研究较为热门的可重构密码处理器，尚未见到能令其有效抵御旁路攻击的方法的相关报道。国际和国内的研究主要集中在对可重构密码处理器的灵活性和性能两方面，而在对可重构密码处理器的抗旁路攻击、提升安全性方面，目前尚未有合理有效的解决方法，这成为可重构密码处理器面向实际应用时一道必须攻克的障碍。

发明内容

发明目的：针对上述现有密码处理器在安全性方面存在的问题和不足，本发明的目的是提供一种高安全性的可重构密码处理器及抗功耗攻击方法。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。

本发明采用的另一种技术方案为一种利用可重构密码处理器实现的抗功耗攻击方法，包括如下步骤：

(1)功能配置：功能配置单元将外部输入指令解析成第一算法(即加解密运算算法)的参数，并将可重构阵列配置为工作单元和闲置单元，指定所述工作单元执行第一算法；

(2)抗攻击配置：抗攻击配置单元根据第二算法(即抗攻击优化配置算法)的指令来配置所述闲置单元做随机化运算，产生随机化的动态翻转功耗，扰乱整体电路功耗与所处理数据之间的相关性，从而达到抗功耗攻击的效果；

(3)进行抗功耗攻击的加解密运算：需要加密的数据进入所述工作单元按照第一算法进行运算，同时闲置单元产生随机功耗，以抵御功耗攻击。