[发明专利]矩阵处理器及其指令集和嵌入式系统

说明书

【技术领域】

本发明涉及处理器技术领域，特别涉及一种矩阵处理器及其指令 集和嵌入式系统。

【背景技术】

矩阵运算是科学与工程计算中的基本问题。它不仅是数学学科， 也是许多理工学科的重要数学工具。矩阵运算在物理、力学、计算机 科学、航空航天等众多学科中是不可替代的数学工具。特别的，在计 算机科学技术中，很多领域都要使用到矩阵运算，比如数字图像处理、 计算机图形学、模式识别、机器视觉、人工智能、科学计算以及一般 的算法设计和分析等。

传统矩阵运算多用处理器串行计算来实现，严重制约计算速度的 提高。采用硬件实现矩阵运算可以提高计算速度，但是已有矩阵运算 的硬件实现多是为某一具体矩阵运算，例如矩阵求逆、矩阵乘法等设 计的专用硬件结构，其硬件资源需求大、灵活性差。特别的，当前的 各种涉及矩阵运算的完整算法都包含多种矩阵运算以及其他非矩阵 运算，这时，将特定矩阵运算的硬件电路加入计算系统时，需要很长 的与系统其它部分的交互和等待时间，这样，加入专用矩阵运算的硬 件模块所提高的效率就非常有限了。

所以，一种能够独立完成完整算法的矩阵运算单元是有非常大需 求的。

【发明内容】

本发明的目的在于提供一种矩阵处理器及其嵌入式系统，其能够 独立完成各种矩阵运算和其他数学运算。

为了解决上述问题，本发明采用如下技术方案：

一种矩阵处理器，包括外部数据接口、IRAM、DRAM、矩阵处理器 核心；

所述外部数据接口，连接矩阵处理器的IRAM、DRAM与外部存储 器，完成矩阵处理器指令的写入和与外部进行数据交换；

所述IRAM和DRAM，相当于矩阵处理器的缓存；IRAM接收外部模 块写入的指令序列；DRAM接收外部模块写入的矩阵或其他数据、接 收矩阵处理器核心写入的计算结果，供矩阵处理器使用或外部模块读 出，完成矩阵处理器与外部模块的数据交换；

所述矩阵处理器核心，用于取指、译码、运算、结果写回和控制。

本发明进一步的改进在于：所述外部数据接口、IRAM、DRAM、矩 阵处理器核心共同连接一个寄存器组，所述寄存器组存放外部数据接 口、IRAM、DRAM、矩阵处理器核心的系统信息和交互信息。

本发明进一步的改进在于：所述外部数据接口、IRAM、DRAM、矩 阵处理器核心共同连接一个中断产生器，外部数据接口、IRAM、DRAM、 矩阵处理器核心的中断请求通过寄存器组和中断产生器输出给外部 控制模块(外部CPU)。

本发明进一步的改进在于：所述矩阵处理器核心包括取指单元、 第一译码单元、第二译码单元、读写数据单元、通用寄存器组、浮点 运算单元和控制单元；IRAM、取指单元、第一译码单元、第二译码单 元、浮点运算单元依次连接；浮点运算单元、通用寄存器组、读写数 据单元、DRAM依次连接；第一译码单元连接所述读写数据单元。

本发明进一步的改进在于：取指单元接收控制单元发送的取指令 使能信号，从IRAM中开始循环读取指令，发送指令给第一译码单元， 并完成跳转指令；第一译码单元接收来自取指单元发送的指令，根据 指令的类别进行译码，将矩阵运算和数学函数运算指令转换成SIMD 或浮点操作指令写入第二译码单元，将L/S和移动指令送入读写数据 单元；读写数据单元接收第一译码单元发送的数据地址和使能信号， 完成从DRAM中读取数据写入通用寄存器组，将通用寄存器组中的数 据写入DRAM；通用寄存器组的寄存器间的数据转移；第二译码单元 接收第一译码单元发送的SIMD和浮点运算指令，将指令解码为浮点 操作指令，送给浮点运算单元；浮点运算单元包括四个并联的第一浮 点运算模块和一个第二浮点运算模块，该四个并联的第一浮点运算模 块串联到第二浮点运算模块；每个第一浮点运算模块的目的和源寄存 器地址由第二译码单元控制；第一浮点运算模块完成扩展单精度浮点 运算，第二浮点运算模块完成扩展单精度的4输入加法；控制单元控 制矩阵处理器的运行，当计算完成或发生异常时发送中断信号给外部 CPU。

本发明进一步的改进在于：所述矩阵处理器还包括一个特殊寄存 器，所述特殊寄存器在矩阵处理器执行有实数参与的运算指令时，保 存该实数。