[发明专利]处理器供电系统无效
申请号: | 201110304383.8 | 申请日: | 2011-10-10 |
公开(公告)号: | CN103034312A | 公开(公告)日: | 2013-04-10 |
发明(设计)人: | 付迎宾;葛婷;潘亚军 | 申请(专利权)人: | 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 |
主分类号: | G06F1/26 | 分类号: | G06F1/26;G06F1/32 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518109 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 供电系统 | ||
技术领域
本发明涉及一种处理器供电系统。
背景技术
中央处理器(CPU)一般安装于电脑主板上,且该主板表面上设有一层铜皮用于将电源供应单元的电能传输至CPU,而在CPU为高负荷工作时,流经该铜皮的电流将会达到上百安培,虽然该铜皮的电阻值非常小,但在电流数值很大时,其损耗功率仍然较大。
发明内容
鉴于以上内容,有必要提供一种能有效降低损耗功率的处理器供电系统。
一种处理器供电系统,包括主板、安装于主板上的中央处理器及电源供应单元,该主板表面上设有一层导电层,该导电层电性连接该中央处理器与电源供电单元,该导电层表面设有若干与该导电层并联连接的导电箔,该电源供应单元通过该并联连接的导电层与导电箔将电能传输给主板上的中央处理器。
相较于现有技术,本发明处理器供电系统通过将若干导电箔并联在主板外表面的导电层上,大大降低了电能在导电层上的损耗。
附图说明
图1是本发明处理器供电系统较佳实施方式的示意图。
图2是本发明处理器供电系统较佳实施方式的导电层与导电箔的连接图。
图3是本发明处理器供电系统较佳实施方式的导电层与导电箔的并联效果图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,本发明处理器供电系统的较佳实施方式包括主板10、安装于主板10上的中央处理器(CPU)20、功率输出单元30及为主板10与中央处理器20供电的电源供应单元50。
该电源供应单元50与主板10上的功率输出单元30连接,功率输出单元30通过设于主板10表面上的导电层11与中央处理器20连接。该导电层11为铜材。该导电层11用于将从功率输出单元30输出的电能传输给中央处理器20。
请一并参考图2所示,在该导电层11上方还设置有若干与该导电层并联连接的导电箔40,且该导电箔40的内侧面整体与该导电层11的表面电性连接导通,如此,该若干导电箔40及导电层11均并联连接。该导电箔40可为铜材或其他低电阻率的金属。
该电源供应单元50将电能传输至主板10上的功率输出单元30,在功率输出单元30的控制下,电能通过导电层11及与导电层11并联的导电箔40传输给中央处理器20。
请参阅图3,在中央处理器20高负荷工作时,从导电层11传输至中央处理器20的电流I将会达到上百安培,依据功率公式I2R(R表示导电层11与导电箔40并联后的等效电阻值),在电流I非常大的时候,要必须降低等效电阻R的值才能有效降低功率损耗。设该导电层11的电阻为R1,设每个导电箔40的电阻值为R2,而将N个并联连接的导电箔40与导电层11并联后,则根据电阻并联公式, ,即,所以大大降低了等效电阻R的阻值,从而有效降低了损耗。
根据上面的描述可知,本发明处理器供电系统将若干导电箔50并联在主板10表面的导电层11上,大大降低了电能流经导电层11的损耗。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110304383.8/2.html,转载请声明来源钻瓜专利网。