[发明专利]硬件加速器模块及其设置方法

说明书

技术领域

本发明涉及一种硬件加速器模块，并且进一步涉及一种用于设置加速器模块的方法。

背景技术

经常通过使用被已知为硬件加速器的专用硬件模块来加速数据处理。这些硬件模块由在处理器上运行的系统软件经由通常是寄存器的编程接口访问和设置。在硬件加速器能够处理数据流之前，它必须由软件进行设置。

图1示出结合在图2中所示的传统硬件加速器模块的方框图而描述的硬件加速器的传统操作的时序图。硬件加速器模块2由未示出的系统处理器通过专用总线访问，从而对用于硬件加速器核心22的一个处理任务的参数集进行编程。在(a)对若干参数寄存器进行写操作之后，在(b)，处理器触发硬件加速器启动。硬件加速器核心必须等待来自寄存器接口21的启动信号(c)，以在时间t₁开始处理数据，如在图1中在(d)所示。目前，在处理器能够对用于处理数据流的下一个数据块的新的参数集进行编程之前，处理器必须等待直到在时间t₂通过由加速器核心22返回的忙信号的下降沿检测到硬件加速器核心已经结束它的任务。明显的是，加速器核心的这些停机时间显著地限制了加速器模块的吞吐量。

目前，用于硬件加速器的参数由系统软件直接编程或者被存储在单独的RAM中。第一种情况要求硬件加速器在每一个处理周期之后进行编程。使用单独的参数RAM意在减小在不同的重复进行的处理状态下的总线负载。当使用诸如在US 6,842,844中描述的单独的参数RAM时，软件能够预先对用于不同的处理状态的参数进行编程，并且硬件加速器可以之后数次地使用这些参数集。然而，硬件加速器仍然必须在每一个处理周期之后进行编程。而且，采用单独的参数RAM对于系统软件而言是不透明的，这意味着，处理器还必须告诉硬件加速器将使用哪一个参数集。

本发明的目的是减少停机时间并且增加硬件加速器的数据吞吐量。本发明的另一目的是减少在驱动若干硬件加速器的处理器中的处理器过载的风险。

发明内容

根据本发明，提供了一种在权利要求1中阐述的硬件加速器模块和在权利要求3中阐述的用于设置硬件加速器模块的方法。

本发明的硬件加速器模块由系统处理器经由系统总线驱动，从而根据由所述处理器定义的参数集顺序地处理数据流的数据块，并且硬件加速器模块包括：寄存器接口块，用来从所述系统处理器接收参数集；和加速器核心，用来接收流数据，从而按照由所述参数集限定的方式处理流数据的数据块，并且输出处理后的流数据。根据本发明，所述硬件加速器模块进一步包括：参数缓存块，用来连续地存储多个参数集并且根据从所述硬件加速器核心接收的忙状态将所述参数集顺序地提供给硬件加速器核心。

参数缓存块可以包括：第一有限状态机，用来从寄存器接口块接收第一启动脉冲，并且响应于此，一旦确认了加速器核心的非忙状态，将另一启动脉冲传递到加速器核心；第二有限状态机，用来接收和评估来自加速器核心的第一忙信号，以确定其非忙状态，并且将第二忙信号传递到系统处理器；具有深度N的FIFO缓存器，用于存储N个参数集；和参数输出寄存器，用来与另一启动脉冲同时地将当前参数集提供到加速器核心，其中如果所述第一忙信号指示非忙状态并且参数FIFO为空，则所述第二忙信号只向处理器反映非忙状态。

根据本发明的另一方面，提供了一种用于设置硬件加速器模块的方法，包括下述步骤：通过系统处理器将第一参数集写到硬件加速器模块中，第一参数集限定硬件加速器核心的第一处理任务，并且发射第一启动脉冲；通过所述系统处理器连续地将第二参数集写到所述硬件加速器模块中，所述第二参数集限定所述硬件加速器核心的第二处理任务，其中所述写步骤独立于所述硬件加速器核心的忙状态地进行，并且发射第二启动脉冲；顺序地将参数集缓存在参数缓存器中；通过所述参数缓存器监视来自硬件加速器模块的硬件加速器核心的第一忙信号；在所述硬件加速器核心不忙的情形中，响应于第一启动脉冲，立即将启动脉冲传递到硬件加速器核心，并且将第一参数集提供给硬件加速器核心；在硬件加速器核心忙的情形中，缓存启动信号，直到从硬件加速器核心检测到非忙指示，以及响应于所述非忙指示，将启动脉冲发送到所述硬件加速器核心，并且将所述第一参数集提供给所述硬件加速器核心；以及将第二忙信号返回到所述处理器，其中如果所述第一忙信号指示所述硬件加速器核心的非忙状态并且没有另外的参数集被缓存在所述参数缓存器中，则所述第二忙信号只指示所述硬件加速器模块的非忙状态，否则指示忙状态。