[发明专利]一种高性能金属-氧化物-金属电容及其制作方法

说明书

技术领域

本发明涉及一种MOM（metal-oxide-metal）电容及其制作方法，属于集成电路制造，尤其涉及一种高性能金属-氧化物-金属电容及其制作方法。

背景技术

随着CMOS器件尺寸的不断缩小，其后段互联所用的介电质的介电常数k也不断降低，人们也在不断寻找新的介电质材料，从最初单纯的二氧化硅发展到了FSG、SiOC，直到45nm节点一下的多孔的超低k薄膜。

参考图1和图2所示出的现有技术的属-氧化物-金属电容的结构示意图，其中，为了更好的进行说明，图1划分了铜互连区域1和金属-氧化物-金属电容区域1，图2为图1中A-A’线处的截面图，可以发现，铜互连区域1和金属-氧化物-金属电容区域2中，都采用的是低K值薄膜3。

目前的技术发展是，随着薄膜k值的降低，在互连中集成相同大小的电容C就需要更大的面积（C∝K），面积的浪费就增加了芯片的制作成本。

因此，提供一种能够有效提高金属-氧化物-金属电容性能，同时互连结构采用低K薄膜的结构就显得尤为重要了。

发明内容

本发明的目的是是用选择性的光刻来实现高k和低k薄膜，从而在高k薄膜上实现高性能MOM，而能保持传统互连低k的优越性。

本发明公开一种高性能金属-氧化物-金属电容，其中，包括：

形成在第一刻蚀阻挡层上的第一低K值介电层薄膜，所述第一低K值介电层薄膜上覆盖有第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一低K值介电层薄膜和所述第一低K值区域的材料相同；

形成在第二刻蚀阻挡层上的第二低K值介电层薄膜，所述第二低K值介电层薄膜上覆盖有第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二低K值介电层薄膜和所述第二低K值区域的材料相同；

所述第二刻蚀阻挡层覆盖所述第一介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；

所述第一介电层薄膜中的所述第一高K值区域和第一低K值区域分别设置有金属填充的若干下沟槽，所述第二介电层薄膜中的第二高K值区域和第二低K值区域分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；

竖直贯穿第二低K值介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域中的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。

上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域的材料为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG，BD，BD1或BDII中比所述第一高K值区域K值低的一种。

上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。

上述的高性能金属-氧化物-金属电容，其中，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度相同，所述第一介电层薄膜和第二介电层薄膜的厚度相同。

上述的高性能金属-氧化物-金属电容，其中，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度取值范围均为1000~10000A，所述第一介电层薄膜和第二介电层薄膜厚度取值范围均为1000~10000A。

根据本发明的另一个方面，一种高性能金属-氧化物-金属电容的制作方法，其中，包括如下步骤：

提供一淀积有第一刻蚀阻挡层的晶圆；

在所述第一刻蚀阻挡层上淀积第一低K值介电层薄膜，在所述第一低K值介电层薄膜中刻蚀形成第一沟槽，所述第一沟槽底部不接触所述第一刻蚀阻挡层；

淀积第一高K值介电层薄膜覆盖所述第一低K值介电层薄膜和所述第一沟槽；

化学机械平坦化所述第一高K值介电层薄膜，使所述第一低K值介电层薄膜暴露；

在位于第一低K值介电层薄膜和所述第一高K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；

化学机械平坦化所述第一低K值介电层薄膜和所述第一高K值介电层薄膜，并完成沟槽中金属的填充；

淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜和所述第一高K值介电层薄膜；