[发明专利]垂直晶体管STRAM阵列

说明书

背景技术

固态存储器(SSM)提供了一种用于在诸如手持便携式电子设备之类的各种广泛应用中存储和传递数据的有效机制。此类存储器内部的个体存储单元可以是易失性或非易失性的，并且可以通过向这些单元施加合适的写电流以存储比特序列来存储数据。随后可以在读访问操作期间通过施加合适的读电流并感测这些单元上的电压降来读取所存储的比特。

一些SSM单元配置采用耦合至诸如金属氧化半导体场效应管(MOSFET)之类的基于沟道的开关器件的存储元件。这种开关器件在读操作和写操作期间提供对存储元件的选择性访问。采用这类存储元件-开关器件配置的存储单元的示例包括但不限于易失性动态随机存取存储器(DRAM)、非易失性阻性随机存取存储器(RRAM)、以及非易失性旋转扭矩转移随机存取存储器(STRAM)。

尽管是可以工作的，但是在存储单元中使用MOSFET和其他类型的开关器件的局限在于这类器件的面积延伸(大小)。常常使用水平MOSFET布局，在这种布局中相关联的漏极区和源极区彼此相邻地被放置在基座衬底中，其中沟道区域水平地延伸于其间。存储元件形成于源极或漏极上方。

水平MOSFET可能要求约4F²的最小尺寸，其中F是相关联的制造工艺的最小特征尺寸(例如，F＝70nm等等)。由于这明显大于许多类型的存储元件的面积大小，所以开关器件大小会是在存储器阵列中实现更大面积密度的限制因素。

操作STRAM存储元件所需的电流量会是相当的大，在500-1000uA的量级。由于水平MOSFET(即，选择器件)主要在器件的表面区域中传导电流，所以其导电率是有限的，为了递送足够的电流以编程STRAM单元经常需要使用大MOSFET。更大的MOSFET器件导致更大的STRAM单元面积，并增加了管芯大小和制造成本。并且，水平选择器件具有某些嵌入其设计中的对准公差以避免器件故障，这增加了寄生电阻和电容，后者减慢了STRAM的操作并增大了其总面积(和成本)。

近来一些半导体存储器设计已经提议了一种堆叠式存储单元布置，借此，存储元件和晶体管像柱或堆一样被垂直对准在基座衬底上方。在堆叠式存储单元中，漏极区和源极区其中一个位于另一个之上，其中沟道区域垂直地延伸于其间。尽管有利地提升了增强的面积数据密度，但是很难形成垂直晶体管的柱结构从而使晶体管最优地操作。

发明内容

本公开涉及一种包括多个非易失性可变阻性存储单元的存储器阵列，其中每个存储单元用导电互连元件被电连接到垂直柱晶体管。导电互连元件可降低存储单元与垂直柱晶体管之间的接口电阻和/或应力。本发明也公开了形成该存储器阵列的方法。

在一个特定实施例中，一种方法包括提供半导体晶片，所述半导体晶片具有从所述半导体晶片正交地延伸的多个柱结构。在至少所选垂直柱晶体管上面沉积导电互连元件，且在导电互连层上面沉积非易失性变阻存储单元以形成垂直晶体管存储器阵列。

通过阅读下面的详细描述，这些以及各种其它的特征和优点将会显而易见。

附图简述

考虑以下联系如下附图的本发明的多种实施例的详细描述，能更完整地理解本发明，在附图中：

图1示出了根据本发明的各种实施例来构造的示例性数据存储设备的功能框表示；

图2是图1的设备的存储器阵列的示意性表示；

图3是根据一些实施例的图2中垂直堆叠的存储单元的各半导体层的侧面正视表示；

图4A-4B示出了用于建立去往诸如图3中所阐述的垂直堆叠的存储单元的底侧互连的现有技术办法；

图5A示出了根据一些实施例来构造的受主晶片；

图5B示出了根据一些实施例来构造的施主晶片；

图6示出了通过附连图5A-5B中受主晶片和施主晶片各自的导电层而形成的多晶片结构，从而形成嵌入在该多晶片结构内的组合导电晶片；

图7A-7B分别提供了图6中结构的侧面正视图和俯视图，其中已向图6中的该结构施加了光阻(PR)材料的圆点；

图8表示向图7A-7B的结构施加蚀刻工艺以形成排列成行和列的多个隔开的半导体材料的堆叠柱；

图9A-9B分别示出了施加掩模材料以从结构内的组合导电层形成嵌入式控制线的侧面正视图和俯视图；

图10示出了使用图9A-9B的掩模材料形成得到的多个嵌入式控制线的正视图；

图10A示出了硬化注入步骤的侧面正视图；

图10B示出了牺牲氧化物形成步骤的侧面正视图；

图10C示出了选择性氧化物蚀刻步骤的侧面正视图；