[发明专利]利用抑制收缩烧结改善积层陶瓷组件电极连续性

说明书

技术领域

本发明为一种烧结方法，具体地，本发明涉及改善积层陶瓷组件电极连续性的抑制收缩烧结方法。

背景技术

被动组件(Passive Components)为电子产品电路设计中不可或缺的零组件。与微控制器、内存等相比较，电容虽然不是关键性组件，但其质量的优劣，却关系到电子产品性能的表现。传统的云母电容、纸质电容、陶瓷电容、塑料薄膜电容、电解电容以及目前先进的积层陶瓷电容(Multilayer Ceramic Capacitors，MLCC)等都是电容器，其用途在于能量的储存、滤波、旁路、耦合、反耦合及调谐振荡等；目前电容器为PC、手机、车用电子的组件，随信息产品的需求而“轻薄短小”。体积小、电容量大、运用高频时企图损失率低的积层陶瓷电容，由于可采取大量生产，达到价格低廉及稳定性高的特性，因而在现行产业的发展趋势下应用表面黏着技术(Surface Mount Technology，SMT)大量生产，而相对于单层陶瓷电容更能普及地发展。

为了实现陶瓷层的薄层化，因此增加陶瓷层的积层片数。一般积层陶瓷电子零件是由陶瓷层与内部电极交互积层而构成，但其内部电极并不是覆盖全部陶瓷层，而仅在陶瓷层的周缘部位微后缩的内侧位置使内部电极从芯片侧面露出，这是因为内部电极与陶瓷层间存在段差。因此，如果陶瓷层的积层片数增加时，就容易因该段差而产生剥层等构造缺陷。虽然，可通过将内部电极图案印刷在陶瓷未加工片后，于未印刷内部电极图案的部分印刷陶瓷膏，通过该陶瓷膏来吸收段差(参照日本特开昭56-94719号公报)。

然而该方法，却在烧成时因内部电极与陶瓷层的烧结收缩行为所存在的差异，导致内部电极端部与陶瓷层间呈现微细的间隙，虽然可吸收陶瓷层与内部电极间的段差，然而当湿气等水分渗入，该间隙反而引发耐湿性不好的瑕疵。另外将SiO₂添加于段差以便吸收陶瓷膏，虽然可缩短陶瓷与内部电极因烧结收缩行为的差异量(参照专利文献2004-96010号公报)，然而，实际上不容易使陶瓷与内部电极两者的烧结收缩行为完全一致，目前产业尚未能充分地解决该间隙所产生的耐湿性不好问题。

电容器系储存电荷利用瞬间将所储存电荷释出的电子被动组件，其功能的发挥在于两平行传导电极间所包夹的绝缘介电材料，能否呈现所储存电荷的能力。有关电容量的大小，公式如下所示：C＝8.84x10^-12K(n-1)S/e，其中，C代表电容值，单位为法拉(F)；K代表介电常数；n代表内电极层数；S代表内电极交迭的面积，单位为平方米(m²)；e代表介电材料的厚度，单位为米(m)。

积层陶瓷电容的电性为质量重要指针之一，从生产数据显示以及业界资深工程师的经验得知，MLCC制程的电性质量不良率可达5％～40％，而其主要原因，约70％～80％是因为Pd/Ag膏印刷制程。上述陶瓷与内部电极的烧结收缩行为完全一致，也可能导致其内裂的缺陷，而影响组件的可靠性及良品率，促使不连续接触、电阻值变更、电容量衰减、及漏电过度等缺陷。当库存温度及湿度变化，这种内裂、电性质量不良的MLCC，因功能受损，呈现短路、流通过的电流不受控制、失序等现象，因而产品发热，可能导致Sony锂电池爆炸这类事件。

虽然台湾201023218公开号公开的一种由介电层与镍和微量的二氧化钛所紧致的金属层，提升了积层陶瓷电容器的内部电性质量并提供稳定的电容值。

在发明人等致力于积层陶瓷电容制程研究多年，台湾587067公开号公开了“抑制低温陶瓷烧结收缩之方法及抑制层”后，更构思“利用抑制收缩烧结改善积层陶瓷组件电极连续性”以增进积层陶瓷电容的质量。

发明内容

本发明主要是关于一种抑制低温陶瓷烧结收缩的方法，其包含堆栈抑制层于介电层上而形成陶瓷生坯，以便抑制该介电层的收缩，其中该介电层上印刷有异质材料及/或放置有导体、电阻、电容及其类似物，其特征在于该抑制层系具有与该介电层上的异质材料及/或放置导体、电阻、电容及其类似物位置相对应的凿孔，使该等异质材料及/或导体、电阻、电容及其类似物于介电层与抑制层堆栈时不会被抑制层覆盖。