[发明专利]与有源区重叠的POLY切口的布局

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及一种POLY切口的布局。

背景技术

随着栅电极间距的减小，其间距通常称作POLY间距，不断增加的更严格的设计规则被采用。例如，对于小于等于90nm的POLY间距来说，需要固定的poly间距，其中，将在晶圆中的栅电极和伪栅电极形成为具有均匀间距的平行线。

在有限的设计规则下，由于通常在平行POLY线之间形成阱拾取区域，所以具有用于形成阱拾取区域的有限空间。阱拾取区域对于该电路来说是必要的。然而，阱拾取区域也占有芯片面积，并且难以减小由该阱拾取区域所导致的芯片面积损失。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一个方面，提供了一种方法，包括：在栅电极线上方形成掩模层，其中，所述栅电极线位于半导体衬底的阱区域的上方；在所述掩模层中形成第一开口，其中，通过所述第一开口暴露所述栅电极线的部分和所述阱区域的阱拾取区域；以及通过所述第一开口去除所述栅电极线的部分。

在该方法中，所述第一开口包括：第一部分和第二部分，其中，所述第一部分的第一宽度大于所述第二部分的第二宽度，并且其中，在与所述栅电极线的纵向平行的方向上测量所述第一宽度和所述第二宽度；以及第三部分，所述第三部分的宽度小于所述第一宽度，并且其中，所述第二部分和所述第三部分位于所述第一部分的相对侧上。

在该方法中，所述栅电极线为没有与任何晶体管的栅电极连接的伪栅电极线；或者所述栅电极线为与第一晶体管的第一栅电极连接的有源栅极线，将所述栅电极线进一步连接至第二晶体管的第二栅电极，并且其中，在所述去除步骤以后，所述第一栅电极和所述第二栅电极彼此断开；或者在形成所述第一开口的步骤以后，通过所述第一开口暴露伪栅电极线和有源栅电极线，并且其中，所述阱拾取区域包括在所述伪栅电极线和所述有源栅电极线之间的部分。

该方法进一步包括：在去除步骤以后：在所述栅电极线的剩余部分上方形成层间电介质(ILD)；以及在所述ILD中形成接触件并且所述接触件与所述阱拾取区域电连接，或者所述阱区域为p型阱区域，并且其中，所述方法进一步包括：在实施形成所述第一开口的步骤时，同时在所述掩模层中形成第二开口，其中，通过所述第二开口暴露额外栅电极线的部分和n型阱区域的n型阱拾取区域；以及通过所述第二开口去除所述额外栅电极线的部分。

根据本发明的另一方面，提供了一种方法，包括：在半导体晶圆的上方覆盖形成掩模层，所述半导体晶圆包括：多条栅电极线，包括：伪栅电极线和有源栅电极线，其中，所述多条栅电极线彼此平行并且具有均匀间距：阱区域；所述阱区域的阱拾取区域，其中，所述阱拾取区域包括：在所述多条栅电极线中的两条相邻栅电极线之间的部分；以及有源区，其中，所述多个栅电极中一个和所述有源区形成晶体管；形成位于所述掩模层中的开口，从而暴露所述多条栅极线中的一条和所述阱拾取区域；蚀刻通过所述开口所暴露的所述多条栅电极线中的部分；在所述多条栅电极线和所述阱拾取区域的上方形成层间电介质(ILD)；以及在所述ILD中形成接触栓塞并且将所述接触栓塞电连接至所述阱拾取区域。

在该方法中，在所述蚀刻步骤以后，通过所述开口暴露全部所述阱拾取区域，所述开口具有T型，其包括具有第一宽度的第一部分和具有小于所述第一宽度的第二宽度的第二部分，并且其中，通过所述开口的所述第一部分暴露所述阱拾取区域。

在该方法中，通过所述开口进一步暴露伪栅电极线；或者所述多条栅电极线中的一条包括：形成两个晶体管的栅电极的两个部分，并且其中，在所述蚀刻步骤以后，所述两个部分彼此断开；或者所述阱区域为p型阱区域；或者所述阱区域为n型阱区域。