[发明专利]新型高频通信协议侦听电路

说明书

技术领域

本发明属于高频电路设计领域，具体涉及一种侦听非接触智能卡 和读卡器双方交互数据的新型高频通信协议侦听电路。

背景技术

非接触智能卡是一种通过把感应线圈、IC芯片塑封在一个卡片 内，通过线圈的电磁感应，传输和交换数据。由于智能卡和读卡器在 通信过程中没有物理接触，并且允许一定的传输距离存在，避免了由 于物理接触产生的各种故障，方便使用，本方案涉及的是基于 14443ISO协议的广泛应用的非接触智能卡。非接触智能卡应用于门 禁、小额支付、社保卡等方面，随着银行卡的换代和人们对安全度的 提高，非接触IC的应用面将会越来越广。

在非接触智能卡硬件和软件测试过程中，常需要知道卡片和读卡 器之间交互的数据和时间。而由于卡片在系统中是被动的，本身没有 能量来源，通过调制847kHz的副载波传输信息，基波信号弱，不易 解调。本发明充分考虑卡片返回信号弱的的特点，将读卡器发出的信 号和卡片发出的信号解调，经FPGA处理上传到上位机。本方案能同 时实现侦听数据的存储功能。

发明内容

本发明旨在解决现有技术中存在的上述问题，提供一种既能解调 信号又能同时实现侦听数据存储功能的新型高频通信协议侦听电路。

本发明通过以下技术方案来实现：

一种新型高频通信协议侦听电路，其特征在于：所述电路包括数 据采集电路和数据处理系统，其中：

数据采集电路包括感应天线、自动增益控制电路、低通滤波器、 带通滤波器、判决电路、放大器和FPGA解码模块，所述感应天线与 自动增益控制电路连接，自动增益控制电路两个输出端分别连接带通 滤波器和低通滤波器，低通滤波器连接判决电路I，带通滤波器经放 大器与另一判决电路II连接，两条判决电路的输出端与FPGA解码 模块连接；

数据处理系统为搭建在FPGA上的片上系统。

所述片上系统包括用PLB总线连接在一起的FPGA解码模块、 缓存模块、微处理器模块、FLASH控制模块、RAM模块、EEPROM 控制模块和UART控制模块。

所述FPGA为13.56MHz的晶振，带通滤波器是由运算放大器搭 建的模拟有源滤波器。

所述带通滤波器包含运算放大器A1、A2，电阻R1、R2、R3， 电容C1、C2、C3，R1的一端与滤波器输入端相连，另一端连接运 算放大器A1的输入端，并且同C1连地，A1的负极输入端与A1的 输出端相连，A1的输出端与电阻R2、R3串联到运算放大器A2的正 极输入端，R2、R3的连接处通过电容C2连接到运算放大器A2的输 出端，R3与运算放大器A2的连接处，通过电容C3连地，运算放大 器A2的负极输入端与滤波器输出端相连。

所述运算放大器A1和A2的带宽不低于100MHz。

本发明充分考虑卡片返回信号弱的特点，将读卡器发出的信号和 卡片发出的信号解调，经FPGA处理上传到上位机，同时实现侦听数 据的存储功能。

附图说明

图1为本发明的数据采集电路原理结构示意框图。

图2为本发明搭建在FPGA上的片上系统结构图。

图3为本发明带通滤波器电路原理结构示意框图。

具体实施方式

下面结合图1-3对本发明作进一步详细说明。

本发明所述的新型高频通信协议侦听电路，包括数据采集电路和 数据处理系统两部分。数据采集部分由模拟元件搭建，完成信号的采 集、滤波、转换等操作；数据处理部分由FPGA、EEPROM等组成， 完成信号的解码、存储以及和上位机通信，接收上位机命令，传输数 据到上位机等操作。

根据14443协议，所有信号的载波为13.56MHz的正弦波信号。 读卡器到智能卡的调制方式为100％的ASK方式，而智能卡到读卡器 的调制方式为，在13.56MHz的载波信号上，先调制一个847KHz的 副载波信号，然后再副载波信号上在调制基带信号。由于两种调制方 式不同，基带信号能量相差悬殊，本方案对两种调试方式分别处理。

读卡器和卡片之间的场强受读卡器本身设计的、两者之间的距离 等影响，会有很大的波动，所以必须对采集信号的前端做自动增益控 制，保证后面的电路的输入不受场强大小的影响。