[发明专利]一种新型的磁隧穿结器件及其制造方法

说明书

技术领域

本发明涉及一种磁隧穿结器件及其制造方法。

背景描述

MRAM(Magnetic Random Access Memory)是一种非易失性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。这样的器件在最近得到了广泛的关注。

近来的MRAM基于磁隧穿结(Magnetic Tunnel Junction，MTJ)结构以及其电子自旋极化隧穿效应来实现其存储功能。故此，对磁隧穿结的研究引起了人们极大的关注。此外，磁隧穿结在传感器应用方面也有重要的价值。

附图1-5示出了现有的MTJ技术。图1所示的结构包括位于下层的完成的半导体器件103(此处仅示例性地示出其一部分)，位于完成的半导体器件103上的第一电介质层100，嵌入在第一电介质层100中与完成的半导体器件103接触的钨插塞101，以及位于第一电介质层100上的第二电介质层102。图2示出了在第二电介质层102中形成开口，并在开口中形成MTJ 104。如图2所示，104包括顶部电极1041、人工合成的第一反铁磁材料层(SAF)1042、隧穿绝缘层1043、人工合成的第二反铁磁材料层(SAF)1044、反铁磁钉扎层1045、底部电极1046。第一SAF 1042包括第一自由子层(铁磁材料)、Ru层和第二自由子层(铁磁材料)。由于第一SAF 1042包括了这样的三层结构，故此磁力线将如图所示地在该三层结构中循环，减少了磁力线的泄露。第二SAF 1044同样也具备了类似的三层结构。值得注意的是，尽管在附图2中显示了第二SAF 1044被位于其之下的反铁磁钉扎层1045所钉扎，然而，在某些实际应用中，也可以不钉扎第二SAF 1044，因此可以略去反铁磁钉扎层1045。此外，尽管附图中示出了以相同方向循环的磁力线，然而，这仅仅是示例性的，人工合成的第一反铁磁材料层(SAF)1042中的磁力线循环的方向也可以反转以代表存储1或0。

图2示出了优化的MTJ结构。在图2之后，利用掩模对MTJ 104进行图案化。例如，蚀刻MTJ 104，仅保留其位于接触101上的一部分，如图3所示。在传统MTJ工艺中，采用FIB或等离子蚀刻法等蚀刻方法以降低成本，并且期望得到最小化的MTJ图案。随后，如图4所示，沉积电介质层105，并进行平坦化，填充开口。最后，在开口中为MTJ 104形成电接触，例如钨插塞，并在第二电介质层102上布置金属层106。

在现有技术中，为了增强铁磁材料(铁Fe、钴Co、镍Ni)的磁性，在各种铁磁材料中都添加了Fe的成分以增强磁性，这在本领域中是众所周知的。通常铁磁材料中将包含80％左右的Co、19％左右的Ni，以及1％左右的Fe。Fe的添加对于铁磁材料的磁性来说是至关重要的。不同的厂商将提供不同的铁磁材料的配方，然而，为了增强磁性，无一例外地都包含Fe成分。

然而，从与CMOS工艺的兼容性的方面来考虑，金属Fe是与CMOS工艺不兼容的，而镍和钴都是CMOS工艺中经常用到的材料。由于与CMOS工艺不兼容的Fe的缘故，MTJ不能共用CMOS的生产线制造，而需要另外添加专用设备。例如，在沉积多层MTJ结构时，需要引入额外的专用设备来形成包括Fe的MTJ多层结构；而在随后的步骤中，蚀刻该包含Fe的多层金属的MTJ结构也需要使用专用的蚀刻设备。

此外，为了增强磁性，使用了三层的人工合成的反铁磁材料层，以使得磁力线能够在第一子层和第二子层之间循环，由此防止磁力线泄露。然而，使用三层结构将导致器件的尺寸增大，这对于日益减小的半导体器件是不利的。

另一方面，在本领域中公知的是，隧穿绝缘层1043的厚度大约只有1-2纳米。当如图3中进行蚀刻时，蚀刻步骤将暴露隧穿绝缘层1043，并且隧穿绝缘层1043的边缘将被蚀刻工艺所破坏。这对于存储器的MTJ来说是相当不利的。被破坏的隧穿绝缘层1043将带来相当高的漏电流和存储数据的错误率。故此，在现有技术中，以蚀刻工艺为基础的MTJ的良率很低，且需要引入专用的设备和付出高昂的代价。

上述这些都增加了制造MTJ的成本。

另一方面，CMOS技术在实践中已经具有了较为成熟的生产线。因此，希望考虑使用CMOS工艺来制造MTJ。