[发明专利]一种预测SOI MOSFET器件可靠性寿命的方法

说明书

技术领域

本发明涉及半导体可靠性研究领域，由于SOI MOSFET器件的自热效应会加剧器件退化程度，而在实际的数字电路中自热效应的影响很小，本发明主要涉及针对SOI MOSFET器件的自热修正后的一种可靠性寿命的预测方法。 

背景技术

随着VLSI技术的飞速发展，硅集成电路工艺已进入以深亚微米乃至超深亚微米特征尺寸为主的产品生产阶段。制造工艺的技术进步极大地提高了VLSI质量和性能，同时大大降低了单个芯片的工艺成本，推动了集成电路产品的普及，带来新的电子信息革命。然而，在器件等比例缩小的同时，工作电压并不能达到相同比例的缩小，所以各种可靠性问题也逐渐变得日趋严重，其中主要包括热载流子效应(HCI)、负偏压热不稳定(NBTI)以及氧化层随时间的击穿(TDDB)等。 

SOI(Silicon-On-Insulator，绝缘衬底上的硅)MOSFET器件是指在绝缘衬底上形成一层单晶硅薄膜，或是单晶硅薄膜被绝缘层从支撑的硅衬底中分开而形成的材料结构。与传统体硅MOS器件相比，SOI MOSFET器件具有电隔离性能好，寄生电容小，易形成浅结，可以避免闩锁效应，抗辐射能力强等优势。然而，由于SOI MOSFET器件隐埋氧化层的热导率较差，使得器件沟道区晶格温度上升，从而导致器件开态漏端电流下降。 

加速寿命试验的基本思想是利用高应力下的寿命特征去外推断正常应力水平下的寿命特征。实现这个基本思想的关键在于建立寿命特征与应力水平之间的关系，即加速模型。在传统的应力加速过程中，所加的应力条件为DC(直流)电压，对应的TTF(time to failure)被用来预测该器件应用于数字和模拟电路中的寿命。然而用这种方法对在实际工作的逻辑电路或AC的模拟电路预测有很大的误差，缘由自热效应的产生与工作电路的频率相关，工作频率越大，器件的热响应还来不及建立信号就已经传导出去，而工作频率越小，自热效应也就越严重。所以，基于高应力下的寿命预测在数字电路中应当去除自热效应对寿命的影响，从而得到精确的SOI MOSFET器件可靠性寿命值。 

发明内容

本发明的目的在于提供一种主要针对同一批工艺下SOI MOSFET器件在不同偏置条件下因 产生自热温度不同进行的自热修正后的可靠性寿命预测方法。 

本发明提供的技术方案如下： 

一种预测SOI MOSFET器件可靠性寿命的方法，其特征在于，包括如下步骤： 

a)在不同的测试台(wafer)温度T_wafer下测量SOI MOSFET器件栅电阻随温度变化关系，得到电阻温度关系系数α以及在不同偏置条件下的自热温度T_sh，并在存在自热效应下测得衬底电流I_sub，sh和漏端电流I_d，sh； 

b)在不同的wafer温度T_wafer下对SOI MOSFET器件进行加速寿命试验，得到表征器件寿命的参数随着应力时间的退化关系，以及该参数退化至10％时的存在自热影响的寿命τ_sh； 

c)利用测得的自热温度和阿伦尼斯(Arrhenius)模型(如公式1)对测得的器件寿命进行自热修正，得到去除自热影响后的寿命τ_{non_sh}； 

τ＝A₀exp(E_a/kT)          (公式1)