[发明专利]大马士革结构制作方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种大马士革结构制作方法。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小。进入到130纳米技术节点之后，受到铝的高电阻特性的限制，铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜导线的制作方法不能像铝导线一样通过刻蚀金属层而获得。现在广泛采用的铜导线的制作方法为大马士革工艺的镶嵌技术。该工艺包括只制作金属导线的单大马士革工艺和同时制作接触孔和金属导线的双大马士革工艺。

具体地，该大马士革工艺包括如下步骤：

首先，在半导体衬底100上形成第一介质层110，请参考图1A；

其次，在所述第一介质层110中形成金属导线槽111和冗余金属槽112，所述金属导线槽111暴露出所述半导体衬底100，请参考图1B；

再次，在所述金属导线槽111和冗余金属槽112内以及第一介质层110上形成金属层120，请参考图1C；

最后，通过化学机械研磨工艺去除所述第一介质层110上的金属层120，以在所述金属导线槽111内形成金属导线121，并在所述冗余金属槽112内形成冗余金属线122，请参考图1D。

其中，冗余金属槽112及其内的冗余金属线122是为了化学机械研磨工艺的需要而设计的，因为金属和介质层材料的移除率一般不相同，因此对化学机械研磨的选择性会导致不期望的凹陷和侵蚀现象，凹陷时常发生在金属减退至邻近介质层的平面以下或超出邻近介质层的平面以上，侵蚀则是介质层的局部过薄，凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此，要求半导体衬底上的金属图形密度尽可能均匀，为此通常在形成金属导线槽111的同时还形成冗余金属槽112，以便在化学机械研磨时达到均匀的研磨效果。进行化学机械研磨之后冗余金属线122则没有任何作用，并且，冗余金属线122与冗余金属线122之间以及冗余金属线122与金属导线121之间就会产生耦合电容，而耦合电容会影响到金属导线121的电学性能，例如，耦合电容会影响到金属导线121的电流通过的速度，从而影响以金属导线121互连的芯片的速度。

发明内容

本发明所要解决的技术问题是提供一种大马士革结构制作方法，以去除冗余金属线与冗余金属线之间以及冗余金属线与金属导线之间的耦合电容。

为了解决上述技术问题，本发明的技术方案是：一种大马士革结构制作方法，包括：在半导体衬底上形成第一介质层；在所述第一介质层中形成金属导线槽和冗余金属槽，所述金属导线槽暴露出所述半导体衬底；在所述金属导线槽和冗余金属槽内以及第一介质层上形成金属层；通过化学机械研磨工艺去除所述第一介质层上的金属层，以在所述金属导线槽内形成金属导线，并在所述冗余金属槽内形成冗余金属线；在所述第一介质层上形成图形化的硬掩膜层，所述图形化的硬掩膜层暴露出所述冗余金属线；以所述图形化的硬掩膜层为掩膜，刻蚀去除所述冗余金属线，暴露出所述冗余金属槽；在所述去除所述冗余金属线的冗余金属槽内填充第二介质层。

进一步的，在所述冗余金属槽内填充第二介质层之前，还包括：去除所述图形化的硬掩膜层。

进一步的，在所述冗余金属槽内填充第二介质层之后，还包括：去除所述图形化的硬掩膜层。

进一步的，在所述第一介质层上形成图形化的硬掩膜层的步骤包括：在所述第一介质层上形成硬掩膜层；在所述硬掩膜层上形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层形成图形化的硬掩膜层。

进一步的，在所述硬掩膜层上形成图形化的光刻胶层的步骤包括：在所述硬掩膜层上形成光刻胶层，通过曝光和显影工艺形成图形化的光刻胶层。

进一步的，所述第一介质层的材料为二氧化硅。

进一步的，所述第一介质层和第二介质层的材料相同。

进一步的，所述第一介质层和第二介质层的材料不相同。

进一步的，所述硬掩膜层的材料为氮化硅。

进一步的，所述硬掩膜层的材料为氮化钛。

与现有技术相比，本发明大马士革结构制作方法的优点在于：在化学机械研磨工艺之后去除了冗余金属线，并在去除冗余金属线后的冗余金属槽内填充与第一介质层相同的或者不同的第二介质层，从而使采用本发明制作的大马士结构就不存在冗余金属线与冗余金属线之间以及冗余金属线与金属导线之间产生的耦合电容，电流通过金属导线的速度就不会受到耦合电容的影响，则采用金属导线互连的芯片的速度就不会受到影响。

附图说明