[发明专利]电压开关电路

说明书

技术领域

本发明是有关于一种电压开关电路，且特别是有关于一种利用PMOS晶体管来承受高电压应力(voltage stress)的电压开关电路。

背景技术

请参照图1，其所绘示为已知存储器中解码电路模块(decode circuit module)示意图。解码电路模块中包括一高压解码切换系统(HV decode switch system)110、与一低压解码切换系统(LV decode switch system)150。

高压解码切换系统110中包括一电压开关电路120、一第一电压开关电路组130、以及一解码单元140。电压开关电路120根据控制信号(EN)，选择性地输出第一电压(HV)或者第二电压(MV)作为解码单元140的输入电压(VPP)。

再者，第一电压开关电路组130中包括N个电压开关电路，其电路结构相同于上述电压开关电路120。第一电压开关电路组130受控于N位的地址信号A<N-1:0>，并且根据N位的地址信号A<N-1:0>，产生N位的高电压解码信号HVDEC<N-1:0>并输入解码单元140。

举例来说，假设第N-1位的地址信号A[N-1]为低电平(L)时，第N-1位的高电压解码信号HVDEC[N-1]即为第一电压(HV)；反之，假设第N-1位的地址信号A[N-1]为高电平(H)时，第N-1位的高电压解码信号HVDEC[N-1]即为第二电压(MV)。同理，第一电压开关电路组130中其它的电压开关的操作原理皆相同，不再赘述。

解码单元140接收输入电压(VPP)以及N位的高电压解码信号HVDEC<N-1:0>后，会在2^N个阵列总线信号线Array_bus<2^N-1:0>上产生不同的状态，亦即，开启状态(ON)或者关闭状态(OFF)。基本上，解码单元140的操作原理并非本发明的重点，因此其内部电路以及操作原理将予以省略。

再者，低压解码切换系统150中包括第二电压开关电路组160。第二电压开关电路组160中包括2^N个电压开关电路，其输出端各别连接至2^N个阵列总线信号线Array_bus<2^N-1:0>上。且第二电压开关电路组160受控于N位的地址信号A<N-1:0>以及读取信号Read。其操作原理介绍如下：

以第(2^N-1)条阵列总线信号线Array_bus[2^N-1]为例，当解码单元140控制第(2^N-1)条阵列总线信号线Array_bus[2^N-1]为开启状态(ON)时，第(2^N-1)条阵列总线信号线Array_bus[2^N-1]上的电压即为输入电压(VPP)，此时第二电压开关电路组160会提供浮接状态(floating)至第(2^N-1)条阵列总线信号线Array_bus[2^N-1]。再者，当解码单元140控制第(2^N-1)条阵列总线信号线Array_bus[2^N-1]为关闭状态(OFF)时，第(2^N-1)条阵列总线信号线Array_bus[2^N-1]上的电压会由第二电压开关电路组160所提供，其根据地址信号A<N-1:0>以及读取信号(read)，可能在第(2^N-1)条阵列总线信号线Array_bus[2^N-1]上提供0V或者读取电压(VR)。同理，其它阵列总线信号线的操作原理接相同，不再赘述。

在逻辑电路的制程领域中，高出逻辑电位2至3倍以上的电压即可视为高电压。举例来说，假设逻辑电平为2.5V时，高于7V以上的电压即可视为高电压；逻辑电平为3.3V时，高于9V以上的电压即可视为高电压；逻辑电平为5V时，高于18V以上的电压即可视为高电压。

以图1中存储器中解码电路模块为例，其逻辑电平为5V，第一电压(HV)为18V，第二电压(MV)为10V。也就是说，在高电压解码切换系统110中，电压开关电路120以及第一开关电路组130接会连接至高电压(第一电压HV)；同理，第二电压开关电路组160中的电压开关电路在特定状态时，也会接收高电压(第一电压HV)。