[发明专利]一种时钟相位对齐调整电路

权利要求书

1.一种时钟相位对齐调整电路，可与带有输入分频器和反馈分频器的锁 相环配合实现时钟信号的相位对齐，其特征在于，所述电路包括：

与门，其一个输入端接收外围的输入时钟信号，其输出端输出相位调整 后的时钟信号；

第一延迟器，其输入端接收外围的复位信号，其输出端依次通过第一D 触发器和第二延迟器连接至所述与门的另一个输入端，以向该与门输出使能 信号；以及

反相器，其输入端接收所述输入时钟信号，其输出端与所述第一D触发 器连接。

2.根据权利要求1所述的时钟相位对齐调整电路，其特征在于，所述电 路还包括与所述第一D触发器连接的第二D触发器，所述反相器的输出端与 该第二D触发器连接。

3.根据权利要求2所述的时钟相位对齐调整电路，其特征在于，所述输 入时钟信号为所述锁相环输出的时钟信号，且该锁相环接收由所述第二D触 发器控制的释放信号，该释放信号初始为低电平。

4.根据权利要求3所述的时钟相位对齐调整电路，其特征在于，所述输 入分频器和反馈分频器分别接收所述释放信号。

5.根据权利要求1-4中任意一项所述的时钟相位对齐调整电路，其特征 在于，所述第一延迟器的输出端与所述第一D触发器的D端连接，且该第一 D触发器的Q端与所述第二延迟器的输入端连接。

6.根据权利要求3或4所述的时钟相位对齐调整电路，其特征在于，所 述第二D触发器的D端与所述第一D触发器的Q端连接，第二D触发器的 Q端输出所述释放信号。

7.根据权利要求2或3所述的时钟相位对齐调整电路，其特征在于，所 述反相器的输出端分别与所述第一D触发器、第二D触发器的CK端连接。

8.根据权利要求1所述的时钟相位对齐调整电路，其特征在于，所述输 入时钟信号的频率低于1GHz。