[发明专利]一种减小功率VDMOSFET导通电阻的方法

说明书

技术领域

本发明涉及一种减小功率VDMOSFET导通电阻的方法。

背景技术

 VDMOSFET（Vertical Double-diffused MOSFET)即垂直双扩散MOSFET．又称为电力场效应晶体管。VDMOSFET是一种功率型MOSFET，可直接用于处理电能的主电路中，实现电能的变换或控制。器件采用电压控制方式，具有很高的输入阻抗、极高的开关速度和良好的热稳定性等一系列特点。导通电阻越小，对器件的功率损耗就越小。因此，减小导通电阻对器件的设计来说是至关重要的。

发明内容

有鉴于此，本发明的目的是提供一种减小功率VDMOSFET导通电阻的方法，能有效减小导通电阻，大大减小了产品的功率损耗。

本发明的减小功率VDMOSFET导通电阻的方法，包括窗口扩散区长度Lw和多晶硅栅长度Lp的确定，其特征在于：首先，取得下式中Lw的较大值作为窗口扩散区长度，Lw=a+26+2c ，Lw=a+6+1.6xjp，式中，a为光刻最小光刻线宽，b为套刻精度，c为多晶硅与引线孔最小间距，xjp为P一区结深；其次，根据确定的窗口扩散区长度Lw，在VDM0SFET的特征电阻尺随多晶硅栅长度大小的变化曲线上确认Lp的最佳值。

通过本发明方法确定的窗口扩散区长度Lw和多晶硅栅长度Lp设计场效应管器件，能有效减小导通电阻，大大减小了产品的功率损耗，提高了产品的可靠性，该方法简单，具有较好的实用价值。

附图说明

图1本发明VDM0SFET的特征电阻尺随多晶硅栅长度大小的变化曲线示意图。

具体实施方式

 下面结合附图及实施例对本发明做进一步说明。

本发明可以说是通过减小元胞尺寸的方法来减小器件的导通电阻，VDMOSFET的元胞尺寸主要由元胞的几何图形、窗口扩散区长度Lw和多晶硅栅长度Lp决定。场效应管器件一般采用六边形元胞结构，所以需要设计的主要是窗口扩散区长度Lw和多晶硅栅长度Lp。

首先，窗口扩散区长度Lw的确定：

窗口扩散区长度Lw主要由结的横向长度决定。在单位面积内，要使并联的元胞个数增多，则窗口扩散区长度Lw越小越好，但窗口扩散区长度Lw不能无限制的缩小，它受工艺条件的限制．元胞长度越小工艺难度越大，生产的成品率会下降，成本增大。因此，该长度应根据具体工艺确定，即由式(1)、式(2)决定，Lw的值取两个公式所得的较大值。

Lw=a+26+2c (1)

Lw=a+6+1.6xjp (2)

式中，a为光刻最小光刻线宽，b为套刻精度，c为多晶硅与引线孔最小间距，xjp为P一区结深，其中光刻最小光刻线宽0，套刻精度b和多晶硅与引线孔最小间距C均由具体的工艺决定，为了减小导通电阻，xjp 越小越好。

其次，多晶硅栅长度Lp的确定：

请参照图1，图1为在上述确认窗口扩散区长度Lw的条件下，VDM0SFET的特征电阻尺 (单位面积VDM0SFET导通电阻)随多晶硅栅长度大小的变化曲线。由图1可知，当多晶硅栅长度取一最佳值Lp 时，VDMOSFET导通电阻取最小值。当取值变大或变小，VDMOSFET导通电阻均变大。这是因为如果多晶硅栅长度取得太小．虽然在单位面积并联的元胞个数增加。但由于两个P一体区的间距太小．元胞的JFET电阻和外延层电阻尺增加，尤其是JFET电阻 ，如果太小，两个P一区和中间外延层所形成的JFET可能夹断。使导通电阻迅速增加，如果多晶硅栅长度取的太大。虽然元胞的导通电阻变小．但由于元胞面积大，在单位面积并联的元胞数量少，并联元胞个数的减少造成的特征电阻变大的影响超过了元胞特征电阻减小的影响．则特征电阻也增加。因此在设计VDMOSFET时．应尽量使多晶硅栅长度接近最佳值．才能使VDMOSFET的导通电阻达到最小值。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。