[发明专利]一种位级非易失性静态随机存取存储器及其实现方法

说明书

技术领域

本发明涉及一种静态存储器，尤其是涉及一种位级非易失性静态随机存取存储器及其实现方法。

背景技术

存储器是半导体产业的重要组成部分，近几年来随着消费电子市场的快速增长，存储器的市场越来越大。目前，市场上主流的存储器包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）和闪存（FLASH）等，这些存储器在各个方面起着重要的作用。

众所周知，在非易失性存储器领域，市场热度节节攀升。近日，静态随机存取存储器（SRAM）家族又增加了新的成员非易失性SRAM（ Non-volatile SRAM）兼具SRAM和FLASH的优点,主要用于掉电时保存不能丢失的重要的数据,应用领域广泛。例如网络通讯类有路由器,高端交换机,防火墙等;打印设备类有打印机,传真机,扫描仪等；工业控制类有工控板,铁路信号控制系统,高压电继电器等；汽车电子类有行驶记录仪等。

现有的非易失性静态随机存取存储器（NVSRAM）主要采用Flash/EEPROM+SRAM的方式来实现。NVSRAM不仅仅是提供了一个快速的SRAM（快速地读写操作），而且还包含了一个电可擦可编程只读存储器（EEPROM:Electrically Erasable Programmable Read-Only Memory）或Flash，同样容量的SRAM会配置同样容量的EEPROM或Flash，但大多数产品都不是位级实现的。NVSRAM同时包括了复杂的逻辑控制电路，提供给用户便利的功能，并使他们得到安全的数据保护。

在系统下电或者上电时，自动开始存储（STORE）或者恢复（RECALL）操作。也可以通过软件或者硬件信号，由用户控制开始存储或者恢复操作。一旦存储和恢复周期开始后，SRAM的进一步输入输出便被禁止，直至周期结束，片上的存储和恢复控制单元控制数据在SRAM与EEPROM/Flash之间转移在任何时间，几毫秒之内SRAM中的数据就可以被存储于EEPROM/Flash中，数据可以写进EEPROM/Flash中至少10万次，从EEPROM/Flash中读出数据至SRAM中的次数是没有限制的，NVSRAM保证数据从上一次保存周期结束后可以至少保存十年以上，它保证在芯片调换时或者未来电压突然中断时，数据不会丢失。

本发明克服了现有技术中NVSRAM无法通过位级实现的缺陷，提出了一种位级非易失性静态随机存取存储器及其实现方法。与传统的SRAM阵列与EEPROM/FLASH存储阵列分离的NVSRAM相比，本发明的位级非易失性静态随机存取存储器具有位级存储和恢复数据的能力，控制电路简单且数据可瞬间恢复使系统掉电后恢复时间大大缩短。

发明内容

本发明公开了一种位级非易失性静态随机存取存储器，包括非易失性静态存储单元阵列、字线译码器、位线译码器、预充电电路、多路选择器、读电路与写电路；所述非易失性静态存储单元阵列通过通常读写字线、存储和恢复控制字线与所述字线译码器连接，所述非易失性静态存储单元阵列通过位线、反位线与所述位线译码器、预充电电路连接；所述多路选择器通过数据总线与所述位线译码器连接，所述读电路、写电路分别与所述多路选择器连接；所述非易失性静态存储单元阵列包括非易失性静态存储单元。

其中，所述非易失性静态存储单元包括静态存储单元和两个相变存储单元，所述静态存储单元分别与所述相变存储单元串联连接。

其中，所述静态存储单元包括两个PMOS晶体管、四个NMOS晶体管；所述一个PMOS晶体管的源极与电源连接，所述PMOS晶体管的栅极与所述第二个PMOS晶体管的漏极连接，所述第一个PMOS晶体管的漏极与所述第二个PMOS晶体管的栅极连接；所述第二个PMOS晶体管的源极与电源连接，所述PMOS晶体管的栅极与所述第一个PMOS晶体管的漏极连接，所述第二个PMOS晶体管的漏极与所述第一个PMOS晶体管的栅极连接；所述第一个NMOS晶体管的漏极与所述第一个PMOS晶体管的漏极连接，所述第一个NMOS晶体管的栅极与所述第二个PMOS晶体管的漏极连接，所述第一个NMOS晶体管的源极接地；所述第二个NMOS晶体管的漏极与所述第二个PMOS晶体管的漏极连接，所述第二个NMOS晶体管的栅极与所述第一个PMOS晶体管的漏极连接，所述第二个NMOS晶体管的源极接地；所述第三个NMOS晶体管的源极与所述第一个PMOS晶体管的漏极连接，漏极与所述位线连接，栅极与所述通常读写字线连接。所述第四个NMOS晶体管的源极与所述第二个PMOS晶体管的漏极连接，漏极与所述反位线连接，栅极通过所述通常读写字线与所述字线译码器连接。