[发明专利]随机相移混频型压电振子组合兆声波换能器装置

说明书

技术领域

本发明涉及一种兆声波换能器，尤其涉及一种随机相移混频型压电振子组合兆声波换能器装置。

背景技术

随着集成电路特征尺寸进入到深亚微米阶段，集成电路晶片制造工艺中的湿法腐蚀及清洗的控制要求也越来越高，所要腐蚀的精度越来越高，所要清洗的颗粒越来越小，腐蚀及清洗的均匀性变成了一个挑战性的问题。

采用兆声波作用下的化学腐蚀和清洗有助于加速腐蚀和清洗的效果，极大的提高了污染颗粒的去除。但是由于兆声波声场的干涉现象，在晶片上会形成很多声场强度很高的热点，同时也形成很多声场强度很低的死点，在晶片上的声场强度的均匀性很难达到。虽然在改进的过程中，有利用频率扫描的办法来减少热点的形成，但由于频率扫描仅围绕一个中心频率，并且这个围绕中心频率变化的扫描只施加在一个兆声波振子上，兆声波振子的机械振动的固有频率是一定的(一般等于兆声波的中心频率)，偏离中心频率的变化会造成振子振幅的减少使得传播的兆声波能量下降，从而在晶片表面上形成的声能量密度随着扫描频率变化，无法产生均匀性的声场。也有用频率叠加组合的办法，但由于频率叠加组合的电压仍施加在同一个压电晶体振子上，振子振动的变化过大影响了电声转化的效率，使得清洗的效果有所下降。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是：如何产生表面湿法腐蚀清洗所需要的均匀性声场。

(二)技术方案

为解决上述技术问题，本发明提供了一种随机相移混频型压电振子组合兆声波换能器装置，包括交流电压激励信号发生放大电路和兆声波换能器组装体，

所述交流电压激励信号发生放大电路包括依次连接的微处理器、多通道交流电压激励信号发生电路、功率放大和阻抗匹配电路；

所述微处理器用于输出多路交流电压激励信号的频率控制字和移相控制字至所述多通道交流电压激励信号发生电路，且至少一路所述移相控制字在一定范围内随时间随机变化；

所述多通道交流电压激励信号发生电路用于根据所述频率控制字和移相控制字产生多路交流电压激励信号；

所述功率放大和阻抗匹配电路用于先通过功率放大电路将所产生的交流电压激励信号放大为驱动信号，再通过阻抗匹配电路输出至兆声波换能器组装体；

所述兆声波换能器组装体用于通过加载所述驱动信号而产生随机变化的声场。

优选地，所述兆声波换能器组装体包括压电晶体振子组合、固定腔室、气冷流体入口、气冷流体出口、兆声波耦合材料以及兆声波换能器，

所述压电晶体振子组合包括中心振子和外围振子；

所述压电晶体振子组合安装在所述固定腔室内，所述气冷流体入口和气冷流体出口分别设置在所述固定腔室的两侧；

兆声波换能器通过所述兆声波耦合材料与所述压电晶体振子组合粘接。

优选地，所述中心振子为圆形或圆环形，且所述外围振子为圆环形。

优选地，所述微处理器和多通道交流电压激励信号发生电路通过地址映射的方式或串口通信的方式建立通信关系。

优选地，所述多通道交流电压激励信号发生电路用于采用直接数字合成技术产生多路频率为700K～2MHz的交流电压激励信号。

优选地，所述多通道交流电压激励信号发生电路包括基准时钟、频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器、波形存储器、D/A转换器和低通滤波器；所述频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器和波形存储器均通过FPGA实现；所述基准时钟是由高稳定晶振所产生的频率为fclk的全局时钟，频率字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的频率控制字K1，所述相位累加器是一个位数为N的二进制加法器，所述移相字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的移相控制字P1，P1小于或等于N；在每个时钟周期，频率控制字K1在相位累加器中进行累加，累加结果在位数为M的数字加法器中与移相控制字P1相加，结果输出到输出锁存器，波形存储器用于存储正弦函数表，并根据输出锁存器的值进行寻址，输出对应正弦函数表的函数幅值至D/A转换器，得到所需频率、相位的正弦阶梯波，再经低通滤波器平滑后作为交流电压激励信号输出。

优选地，所述中心振子用于加载由功率放大和阻抗匹配电路产生的固定相移的驱动信号；所述中心振子的外围振子用于加载相对所述中心振子所加载的驱动信号具有随机相移变化的驱动信号，或由功率放大和阻抗匹配电路产生的固定相移的驱动信号。

优选地，所述兆声波耦合材料为胶水。