[发明专利]零中频接收机及其直流泄漏抑制方法

权利要求书

1.一种零中频接收机的直流泄漏抑制方法，其特征在于，包括步骤：

接收并抓取模数转换芯片输出的I/Q数据；

对抓取的I路数据进行加和求平均运算，得到I路数据的直流校正差值，对抓取的Q路数据进行加和求平均运算，得到Q路数据的直流校正差值；

用从所述模数转换芯片接收到的I路数据减去所述I路数据的直流校正差值，同时，用从所述模数转换芯片接收到的Q路数据减去所述Q路数据的直流校正差值；

将减去直流校正差值后的I路数据和Q路数据发送。

2.根据权利要求1所述的零中频接收机的直流泄漏抑制方法，其特征在于，对抓取的I路数据进行加和求平均运算中的I路数据为有符号的I路数据，对抓取的Q路数据进行加和求平均运算中的Q路数据为有符号的Q路数据。

3.根据权利要求1或2所述的零中频接收机的直流泄流抑制方法，其特征在于，

抓取模数转换芯片输出的I/Q数据具体为：以64K为单位，分别对模数转换芯片输出的I路数据和Q路数据进行抓取；

对抓取的I路数据进行加和求平均运算具体为：依次对抓取的每64K的I路数据进行加和求平均；

对抓取的Q路数据进行加和求平均运算具体为：依次对抓取的每64K的Q路数据进行加和求平均。

4.一种零中频接收机，其上行链路包括依次相连的滤波器、放大器、零中频调制器、模数转换芯片和FPGA芯片，以及与所述零中频调制器相连的射频本振，其特征在于，在所述数模转换芯片与所述FPGA芯片之间还包括直流泄流校正模块，所述直流泄漏校正模块包括：

I路数据接收模块，用于接收所述模数转换芯片输出的I路数据；

Q路数据接收模块，用于接收所述模数转换芯片输出的Q路数据；

I路信号抓取模块，用于抓取所述I路数据接收模块接收到的I路数据；

Q路信号抓取模块，用于抓取所述I路数据接收模块接收到的Q路数据；

I路差值计算模块，用于对所述I路信号抓取模块抓取的I路数据进行加和求平均，得到I路直流泄漏校正差值；

Q路差值计算模块，用于对所述Q路信号抓取模块抓取的Q路数据进行加和求平均，得到Q路直流泄漏校正差值；

I路直流泄漏校正模块，用于将所述I路数据接收模块接收到的I路数据减去所述I路差值计算模块计算的I路直流泄漏校正差值，并将所得结果发送至所述FPGA芯片；

Q路直流泄漏校正模块，用于将所述Q路数据接收模块接收到的Q路数据减去所述Q路差值计算模块计算的Q路直流泄漏校正差值，并将所得结果发送至所述FPGA芯片。

5.根据权利要求4所述的零中频接收机，其特征在于，

所述I路差值计算模块用于对所述I路信号抓取模块抓取的有符号的I路数据进行加和求平均；

所述Q路差值计算模块用于对所述Q路信号抓取模块抓取的有符号的Q路数据进行加和求平均。

6.根据权利要求4或5所述的零中频接收机，其特征在于，

所述I路信号抓取模块和所述Q路信号抓取模块分别以64K为单位对I路数据和Q路数据进行抓取；

所述I路差值计算模块依次对所述I路信号抓取模块抓取的每64K的I路数据进行加和求平均；

所述Q路差值计算模块依次对所述Q路信号抓取模块抓取的每64K的Q路数据进行加和求平均。

7.根据权利要求4或5所述的零中频接收机，其特征在于，所述直流泄漏校正模块由所述FPGA芯片实现。