[发明专利]一种超低功耗的时钟产生器

说明书

技术领域

本发明属于通信技术领域，涉及低频时钟电路，尤其涉及一种超低功耗的时钟产生器。

背景技术

在通信系统中，时钟是一个必须而关键的信号，在射频收发机前端，需要本地振荡时钟，将接收到的射频输入信号下变频到中频或零频，或者将数据调制信号，上混频到高频载波发射出去。在模拟基带，需要时钟对中频或零频信号进行采样，在基带处理器中，需要参考时钟，对数据进行相关处理，所以时钟产生是一个重要而关键的模块。

已有技术时钟产生有以下几种：一种是用于射频接收前端的本地振荡时钟，该时钟信号对频谱纯度有较高要求，同时要求输出时钟可调，用参考晶振和PLL产生，电路复杂且要求高。另一种是用于高速IO和数字信号处理中，要求输出多相位时钟，利用DLL产生。还有一种是应用于低功耗系统中的低频时钟信号，低频时钟对相位噪声要求较低，不需多相位输出，但对功耗和面积严格要求，要求低功耗低频时钟有稳定的时钟输出，且功耗小于几个uA.。

在目前的实现方案中，由Lerstaveesin L和Gupta M等提出的高频率合成后再分频产生技术，发表在IEEE固态电路杂志第43卷9期，名称为”A 48-860MHz CMOS Low-IF Direct-Conversion DTV Tuner，”利用射频前端PLL的分频产生，电路构成需配置主PLL，这种分频时钟抖动虽小，但存在功耗大的缺陷。另一种已有技术，由Young IA和Greason J K等发表在IEEE固态电路杂志第27卷11期，名称为”APLL ClockGenerator with 5to 110MHz of Lock Range for Microprocessors，”利用环形宽带环形振荡器加PLL产生，这种方案仍然存在功耗较大，且需面积较大，存在不能满足低功耗的要求的缺陷。还有一种已有技术，Cypress Semiconductor Corporation推出的产品ICD2053B，利用片外的参考晶振分频产生，这种方案所需面积小，但是功耗也在1mA以上，达不到低功耗的要求，同样存在不能满足低功耗要求的缺陷。

发明内容

本发明的目的是为了克服已有技术时钟产生器功耗大，不能满足低功耗要求的缺陷，提供一种超低功耗的时钟产生器，能够在工艺偏差，电源电压波动、温度变化时，输出一个稳定的时钟，同时电路的功耗小于2uA，电路全集成于芯片内。

本发明目的是通过以下的技术方案来实现。

一种超低功耗的时钟产生器，其电路构成包括宽带环形振荡器、自校正单元、频率检测单元和分频器；宽带环形振荡器输出端连接自校正单元输入端和分频器输入端，输出频率信号F_osc，这是宽范围、线性变化的时钟频率信号，自校正单元输出端连接宽带环形振荡器的输入端，用于对宽带环形振荡器输出F_osc的频偏超限值时调节其振荡频率；频率检测单元输入端接入宽带环形振荡器的输出时钟，用以检测输出时钟信号并与预设值比较输出比较结果，其输出端连接自校正单元的控制信号端，用于输出使能信号启动自校正单元对宽带环形振荡器实现自校正，校正由工艺、温度、电压改变引起的宽带环形振荡器频偏超限的输出时钟的变化，振荡器的输出F_osc经分频器分频，输出所需的时钟频率信号。

所述的超低功耗的时钟产生器，其在于所述宽带环形振荡器由反相器单元，译码及偏置电路构成；反相器单元的偏置输入端连接译码及偏置电路的偏置输出端VN和VP，用于获得偏置电流；译码及偏置电路的译码信号输入端连接自校正单元的N位控制字输出端，用于提供线性可调的偏置电流，偏置输出端为VN和VP；宽带环形振荡器输出的振荡频率连接分频器，输出所需的线性可调的时钟频率信号。