[发明专利]半导体器件

说明书

技术领域

本发明涉及可应用于MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、双极型晶体管等的具有高击穿电压和高电流容量的超结半导体器件，并且涉及该器件的制造方法。在以下描述中，超结半导体器件将表示其中的漂移层具有在“导通”状态中使电流流动而在“截止”状态中保持击穿电压的功能的半导体器件，在该漂移层中，在垂直于半导体衬底的主面的方向上沉积的柱状或层状的p型区和n型区在沿着该主面的方向上形成交替相邻的平行pn层。

背景技术

一般而言，半导体器件被分为横向半导体器件和纵向半导体器件，在横向半导体器件中电极仅在半导体衬底的一个表面上且电流沿着一主面流动，而在纵向半导体器件中电极在半导体衬底的两个表面上且电流在主面上的电极之间流动。在纵向半导体器件中，在器件的“导通”状态中漂移电流流动的方向与耗尽层因器件的“截止”状态中的反偏压而延伸的方向相同。在常规平面n沟道纵向MOSFET的情况下，高电阻率n^-漂移层用于在MOSFET的“导通”状态中使漂移电流在垂直方向上流动，且在“截止”状态中耗尽以保持击穿电压。缩短高电阻率n^-漂移层的电流路径(即，使高电阻率n^-漂移层较薄)导致MOSFET的导通电阻降低的效果，这归因于n^-漂移层中的电阻减小。然而，随着从p型基区和n^-漂移层之间的pn结扩展的耗尽层宽度减小，电场强度快速达到硅的临界电场且击穿电压下降。另一方面，具有高击穿电压的n沟道纵向MOSFET具有厚n^-漂移层，且该厚n^-漂移层导致高导通电阻，且MOSFET的导通损耗增大。这种导通电阻和击穿电压之间的关系被称作折衷关系。已知这种折衷关系存在于诸如IGBT、双极型晶体管、或二极管等的半导体器件中。

同时，为了在纵向半导体器件中实现高击穿电压，该器件需要包围有电流流动的有源区的环形外围区。在没有外围区的情况下，难以实现高击穿电压，这是因为漂移层的外侧区中的电场强度变高，这导致击穿电压降低。另外，即使一开始维持了击穿电压，具有低抗表面电荷鲁棒性的器件难以保证击穿电压的可靠性。外围区上的表面电荷影响耗尽层的延伸，这导致击穿电压随着时间流逝而降低。在下文中，具有高抗表面电荷鲁棒性的半导体器件表示即使时间流逝也能维持初始击穿电压的半导体器件，即该半导体器件具有高可靠性。公知一种用于解决击穿电压降低的可靠性问题的半导体器件，该半导体器件具有连接至外围区中的正向和反向多晶硅场板的保护环。对于具有该类型外围区的半导体器件而言，即使在外围区中的表面上存在正电荷或负电荷时，对于表面附近的耗尽层延伸的影响减弱。因此，抑制击穿电压的降级且改善了抗表面电荷鲁棒性。

此外，就半导体材料的使用效率而言，外围区尽可能窄是所期望的，因为外围区是非有源区。关于该点，公开了一种半导体器件，该半导体器件中通过采用具有p型保护环、外围区的角隅部中第一场板和第二场板电位相同的配置，直部中的外围区的宽度减小而有源区的面积相应地增大(JP-A-2008-193043)。

此外，公开了一种半导体器件，在该半导体器件中通过采用具有形成在外围区中的多个保护环、置于各保护环的内圆周侧和外圆周侧中的绝缘膜上的多晶硅场板、以及连接保护环和场板的铝电极的配置，有可能使多个场板之间的间隔变窄(JP-A-2009-117715摘要和图1)。

然而，在JP-A-2009-117715(摘要和图1)中描述的MOSFET中，尽管在外围区有窄宽度的情况下有电场的高驰豫和高抗感生表面电荷鲁棒性，但是有必要在形成多晶硅场板之前形成p型保护环。在该情况下，在形成多晶硅栅和多晶硅场板之后形成p型基区和p型保护环的工序中，需要添加用于形成p型保护环的光刻和离子注入步骤。由于这些附加步骤不仅增加制造成本，而且因为易于发生p型保护环和多晶硅场板之间的未对准，这些附加步骤还成为电场驰豫能力的波动和劣化和低抗感生表面电荷鲁棒性的起因，因此尽可能没有此类附加步骤是所期望的。