[发明专利]时间同步方法及装置

权利要求书

1.一种时间同步方法，其特征在于，预先在主设备的复杂可编程逻辑器件CPLD中设置一个Flag，以用于指示时间数据ToD信息是否写入CPLD的寄存器，并初始化Flag，该方法包括：

当主设备的整秒脉冲1PPS产生器件产生一1PSS信号时，将该信号输出到主设备的CPLD；

当主设备的CPLD接收到1PPS信号时，读取Flag，判断Flag是否指示已写入，若是，向从设备发送1PPS信号，同时，向主设备的中央处理单元CPU发送1PPS信号，从自身的寄存器取出ToD信息，将Flag置为指示未写入，且延时1ms后，通过串口将该ToD信息发送给从设备；否则，向主设备的CPU发送1PPS信号；

当主设备的CPU接收到1PPS信号时，若发现Flag指示未写入，则向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。

2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：当CPU发现时间同步未收敛时，置Flag为指示未写入；

且，所述主设备的CPU接收到1PPS信号时，若发现时间同步未收敛，则忽略该1PPS信号。

3.根据权利要求1或2所述的方法，其特征在于，所述主设备的CPLD通过串口将该ToD信息发送给从设备之后进一步包括：

发送完毕，向主设备的CPU发送中断信号；

且，所述当主设备的CPU接收到1PPS信号之后进一步包括：

若发现Flag指示已写入，则待接收到所述中断信号后，向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。

4.一种时间同步装置，其特征在于，该装置包括：

1PPS产生器件：产生1PSS信号，将该信号输出到CPLD；

CPLD：当接收到1PPS信号时，读取自身的Flag，判断Flag是否指示已写入，若是，向从设备发送1PPS信号，同时，向CPU发送1PPS信号，从自身的寄存器取出ToD信息，将Flag置为指示未写入，且延时1ms后，通过串口将该ToD信息发送给从设备；否则，向主设备的CPU发送1PPS信号；其中，Flag用于指示ToD信息是否写入CPLD的寄存器；

CPU：当接收到1PPS信号时，若发现CPLD中的Flag指示未写入，则向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。

5.根据权利要求4所述的装置，其特征在于，所述CPU进一步用于，

当发现时间同步未收敛时，置Flag为指示未写入；且，当接收到1PPS信号时，若发现时间同步未收敛，则忽略该1PPS信号。

6.根据权利要求4或5所述的装置，其特征在于，所述CPLD进一步用于，在将ToD信息全部发送给从设备后，向主设备的CPU发送中断信号；

且，所述CPU进一步用于，在接收到1PPS信号之后，若发现CPLD中的Flag指示已写入，则待接收到所述中断信号后，向CPLD的寄存器写入ToD信息，写入完毕，置Flag为指示已写入。

7.一种CPLD，其特征在于，包括：

寄存器：用于存储Flag和ToD信息，其中，Flag用于指示ToD信息是否写入CPLD的寄存器；

ToD发送模块：当接收到1PPS信号时，读取寄存器中的Flag，判断Flag是否指示已写入，若是，向从设备发送1PPS信号，同时，向CPU发送1PPS信号，从寄存器取出ToD信息，将Flag置为指示未写入，且延时1ms后，通过串口将该ToD信息发送给从设备；否则，向主设备的CPU发送1PPS信号。

8.根据权利要求7所述的CPLD，其特征在于，所述ToD发送模块进一步用于，在将ToD信息全部发送给从设备后，向主设备的CPU发送中断信号。