[发明专利]芯片及其验证方法和系统、处理器端

权利要求书

1.一种芯片的验证方法，所述芯片带有硬件加速器，其特征在于，包括：

所述芯片向处理器端发送验证开始请求；

所述处理器端接收到所述验证开始请求，将验证码流发送至所述芯片；

所述芯片与所述处理器端处理所述验证码流，所述处理所述验证码流包括编码或解码所述验证码流；

所述芯片将其处理所述验证码流的结果数据发送至所述处理器端；

所述处理器端匹配其处理所述验证码流的结果数据与所述芯片处理所述验证码流的结果数据。

2.如权利要求1所述的芯片的验证方法，其特征在于，所述芯片将其处理所述验证码流的结果数据压缩后发送至所述处理器端。

3.如权利要求2所述的芯片的验证方法，其特征在于，所述芯片采用MD5、DES、IDEA、AES、RSA、ECC、Elgamal、DSS、SHA、RC4中的至少一种算法压缩其处理所述验证码流的结果数据。

4.如权利要求1所述的芯片的验证方法，其特征在于，所述处理器端和所述芯片以帧为单位处理所述验证码流。

5.如权利要求4所述的芯片的验证方法，其特征在于，所述芯片以帧为单位将其处理所述验证码流的结果数据发送至所述处理器端；所述处理器端以帧为单位匹配每一帧的结果数据。

6.如权利要求4所述的芯片的验证方法，其特征在于，所述芯片与所述处理器端处理所述验证码流包括：

所述芯片获取到所述验证码流后，向所述处理器端发送帧处理开始请求；

所述处理器端接收到所述帧处理开始请求后，检验当前帧是否为当前的验证码流的最后一帧；

若所述当前帧不是所述当前的验证码流的最后一帧，则所述处理器端向所述芯片发送帧处理开始指令，并处理所述当前的验证码流的当前帧；

所述芯片接收到所述帧处理开始指令后，处理所述当前的验证码流的当前帧；

若所述当前帧为所述当前的验证码流的最后一帧，则所述处理器端向所述芯片发送下一个验证码流处理指令；

所述芯片接收到所述下一个验证码流处理指令后，向处理器端发送验证开始请求。

7.如权利要求6所述的芯片的验证方法，其特征在于，所述芯片与所述处理器端处理所述验证码流还包括：

若所述当前帧为所述当前的验证码流的最后一帧，则所述处理器端在向所述芯片发送下一个验证码流处理指令前还发送帧处理停止指令；

所述芯片接收到所述帧处理停止指令后，停止对所述当前帧的处理。

8.如权利要求6所述的芯片的验证方法，其特征在于，

所述处理器端在检验到所有的验证码流都未完成检验，向所述芯片发送下一个验证码流处理指令。

9.如权利要求6所述的芯片的验证方法，其特征在于，所述芯片与所述处理器端处理所述验证码流还包括：所述处理器端处理完所述当前帧后，向所述芯片发出当前帧结束指令；

所述芯片将其处理所述验证码流的结果数据发送至所述处理器端包括：所述芯片在处理完所述当前帧且接收到所述当前帧结束指令后，将处理所述当前帧的结果数据发送至所述处理器端。

10.如权利要求1所述的芯片的验证方法，其特征在于，所述处理器端将验证码流发送至所述芯片包括：所述处理器端将未检验的验证码流发送至所述芯片。

11.如权利要求10所述的芯片的验证方法，其特征在于，还包括：所述处理器端建立验证码流列表；

所述处理器端将未检验的验证码流发送至所述芯片包括：所述处理器端检验所述验证码流列表中的验证码流是否都已检验完成，若是则结束验证，否则所述处理器端依次发送所述验证码流列表中的未检验的验证码流至所述芯片。

12.如权利要求6所述的芯片的验证方法，其特征在于，还包括：所述处理器端匹配其处理所述当前帧的结果数据与所述芯片处理所述当前帧的结果数据之后，将下一帧设置为当前帧。

13.如权利要求1所述的芯片的验证方法，其特征在于，还包括：所述处理器端记录匹配所述处理器端的处理所述验证码流的结果数据与所述芯片处理所述验证码流的结果数据的匹配结果。