[发明专利]应用于BCH解码器的优化方法及系统

说明书

技术领域

本发明涉及电子技术领域，尤其涉及一种应用于BCH解码器的优化方法及系统。 

背景技术

现有技术中，二进制BCH码的解码过程，会使用较多的伽罗华域乘法器，且乘法器所占用的硬件面积直接影响到BCH解码器的性能，优化乘法器成为BCH解码器优化过程中首要解决的问题。在现有的优化方案中，均是针对伽罗华域乘法器本身的逻辑进行优化，而并没有利用伽罗华域的本原多项式来对乘法器进行优化，而事实上，本原多项式对乘法器的面积有着非常直接的影响，不同的本原多项式应用于具有相同算法结构的乘法器中，性能上甚至会带来成倍的差距。 

综上可知，现有的BCH解码器的优化方法，在实际使用上显然存在不便与缺陷，所以有必要加以改进。 

发明内容

针对上述的缺陷，本发明的目的在于提供一种应用于BCH解码器的优化方法及系统，其可以减少硬件资源的使用，提高解码器性能。 

为了实现上述目的，本发明提供一种应用于BCH解码器的优化方法，所述解码器包括乘法器，所述方法包括以下步骤： 

计算获取伽罗华域的所有本原多项式； 

分析每个本原多项式对应的所述乘法器的硬件结构； 

选择使所述乘法器硬件结构最简单的本原多项式。 

根据本发明的应用于BCH解码器的优化方法，所述每个本原多项式对应一个所述乘法器硬件结构，所述解码器根据所述选择的本原多项式配置所述乘法器。 

根据本发明的应用于BCH解码器的优化方法，所述乘法器包括若干异或门， 

所述每个本原多项式对应不同数量的异或门。 

根据本发明的应用于BCH解码器的优化方法，所述所有本原多项式对应的乘法器具有相同的算法结构。 

根据本发明的应用于BCH解码器的优化方法，所述BCH解码器为二进制BCH解码器。 

本发明还相应的提供一种应用于BCH解码器的优化系统，所述解码器包括乘法器，所述优化系统包括： 

计算模块，用于计算获取伽罗华域的所有本原多项式； 

分析模块，用于分析每个本原多项式对应的所述乘法器的硬件结构； 

选择模块，用于选择使所述乘法器硬件结构最简单的本原多项式。 

根据本发明的应用于BCH解码器的优化系统，所述每个本原多项式对应一个所述乘法器硬件结构，所述解码器根据所述选择的本原多项式配置所述乘法器。 

根据本发明的应用于BCH解码器的优化系统，所述乘法器包括若干异或门，所述每个本原多项式对应不同数量的异或门。 

根据本发明的应用于BCH解码器的优化系统，所述所有本原多项式对应的乘法器具有相同的算法结构。 

根据本发明的应用于BCH解码器的优化系统，所述BCH解码器为二进制BCH解码器。 

本发明通过运算可获取BCH解码器中某一伽罗华域的所有本原多项式，同时通过对这些本原多项式进行计算分析，可获知在该伽罗华域中对应于任意本原多项式的伽罗华域乘法器所需要的硬件资源，然后通过比较分析即可选择使乘法器硬件结构最简单的本原多项式进行硬件配置，借此可以减少乘法器硬件资源，优化BCH解码器的硬件结构，提高其解码性能。 

附图说明

图1是本发明一实施例的优化系统的结构示意图； 

图2是本发明一实施例的乘法器的结构示意图； 

图3是本发明另一实施例的乘法器的结构示意图； 

图4是本发明一实施例的优化方法的流程图； 

图5是本发明一实施例的伽罗华域的乘法操作示意图； 

图6是本发明另一实施例的伽罗华域的乘法操作示意图。 

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。 

参见图1，本发明提供了一种应用于BCH解码器的优化系统，所述的BCH解码器优选为二进制BCH解码器，且BCH解码器包括若干伽罗华域乘法器，该优化系统100具体包括： 

计算模块10，用于计算获取伽罗华域的所有本原多项式。本发明的实施例中，BCH解码器的解码过程需要用到若干伽罗华域乘法器进行运算，而每个伽罗华域乘法器的硬件结构与伽罗华域中的本原多项式具有对应关系，即每个本原多项式对应一个伽罗华域乘法器的硬件结构。