[发明专利]互连结构及其制造方法有效

申请号：	201110342110.2	申请日：	2011-11-02
公开（公告）号：	CN103094196A	公开（公告）日：	2013-05-08
发明（设计）人：	王冬江;张海洋	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/768	分类号：	H01L21/768;H01L23/538
代理公司：	上海思微知识产权代理事务所(普通合伙) 31237	代理人：	屈蘅;李时云
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	互连结构及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构及其制造方法。

背景技术

后段(BEOL，backend of the line technology)工艺是指有源器件(如晶体管)与金属连线互连时的芯片制造阶段。“Cu+双镶嵌工艺(DD，dualdamascenes process)+低k”是在90nm及其以下节点的半导体工艺中采用较多的多层互连技术，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低＜3.2)的材料取代传统的SiO₂作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。

多层互连技术通常提供多层互连结构，其中多个互连层相互堆叠(overlay)，并且低k层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(Dual Damascene，DD)工艺形成的多层互连结构，如图1A所示，其预先在低k层间绝缘膜101中形成沟槽(trench)102和通孔(via)103，然后用Cu填充所述沟槽102和通孔103。在采用等离子体刻蚀层间绝缘膜形成暴露下层金属100a的通孔时，会在沟槽102和通孔103侧壁产生低k层间绝缘膜损伤101a，同时由于堆叠偏差(overlay shift)导致过刻蚀情况下，下层金属100a的两侧的下层低k绝缘膜100被刻蚀，造成漏电和寄生电容等问题，降低了器件的可靠性和性能。此外，如图1B所示，在Cu ECP(铜电镀)步骤中，通过侧向生长工艺向通孔103中填充Cu时，容易出现Cu填充空隙104，进而增加器件的电阻以及出现诸如电迁移失败(EM)等其他不利影响，而电迁移失败可能会导致金属连线断开。

发明内容

本发明的目的在于提供一种互连结构及其制造方法，能避免通孔刻蚀时其两侧的低k介质损伤，以及堆叠偏差造成过刻蚀情况下的通孔下方金属布线侧边的低k介质损伤，提高器件的可靠性和性能。

为解决上述问题，本发明提出一种互连结构的制造方法，包括如下步骤：

提供半导体衬底，所述半导体衬底自下而上依次包括第一低K介质层以及金属阻挡层，所述第一低K介质层中形成有金属布线；

在所述金属阻挡层上依次形成层间介质层和掩膜层；

以所述掩膜层为掩膜，刻蚀所述层间介质层形成通孔；

移除所述掩膜层，并对所述通孔进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述通孔的铜填充；

移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；

在所述第一低K介质层上沉积第二低K介质层，并化学机械平坦化所述第二低K介质层以暴露出所述铜填充顶部；

在所述第二低K介质层和所述铜填充上方形成覆盖层。

进一步的，所述金属阻挡层包括TiN、Ti、TaN、Ta及Al的一种或多种。

进一步的，所述第一低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。