[发明专利]互连结构制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构制造方法。

背景技术

在90nm及其以下节点集成电路制造工艺中，通常采用Cu-CMP的大马士革镶嵌工艺(damascenes process)来制造金属布线，一般形成单镶嵌结构和双镶嵌结构，单镶嵌结构通常仅把单层金属布线的制造方式由传统的“金属刻蚀+介电层填充”改为“介电层刻蚀+金属填充”，双镶嵌结构通常通过通孔和金属布线结合在一起，只需要已到金属填充步骤，可简化制程，多用于多层互连结构的制造。

现有技术中，为了适应器件尺寸的缩小和器件性能的要求，无论是采用单镶嵌结构还是双镶嵌结构，如图1所示，一般是在低K介电层100中采用等离子体干法刻蚀工艺形成金属布线沟槽102，然后在布线沟槽102中进行铜电镀工艺以填充铜，并通过化学机械抛光工艺将填充的铜磨平到低K介电层100的表面，这样就形成了金属布线，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低＜3.2)的材料取代传统的SiO₂作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。

为了让器件获得好的集成度和可靠性，金属布线沟槽104的侧壁必须笔直或者接近笔直，然而，如图1所示，由于低K介质的机械性能较弱，在低K介电层100中采用等离子体干法刻蚀工艺形成时，等离子体会在金属布线沟槽的侧壁产生低k介质层损伤101；而为了改善金属布线的铜填充的抗电迁移性、粘附性和其它表面特性，一般会在对所述金属布线沟槽102进行铜电镀之前，通过Ta/TaN物理气相沉积工艺在所述金属布线沟槽102的外表面形成阻挡层和籽晶层(barrier seed layer)103，Ta/TaN高能量攻击效应会使得金属布线沟槽102的底部低k介质层100外形轮廓受损(如图中104所示)，降低金属布线质量，可能造成器件短路、断路以及寄生电容问题，影响器件的可靠性和电学性能。

发明内容

本发明的目的在于提供一种互连结构制造方法，能避免金属布线沟槽刻蚀时其两侧的低k介质损伤，以及避免在对金属布线沟槽铜电镀时，Ta/TaN等内阻挡层和籽晶层造成的金属布线沟槽的底部低k介质层损伤，提高金属布线质量以及器件的可靠性和电学性能。

为解决上述问题，本发明提出一种互连结构制造方法，包括如下步骤：

提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层；

以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；

移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；

移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；

在所述半导体衬底上沉积低K介质层，并平化学机械坦化所述低K介质层以暴露出所述铜填充顶部；

在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。

进一步的，当所述金属布线结构为第一金属布线层时，所述半导体衬底包括连接前段工艺结构和所述金属布线结构的金属连接层，所述金属连接层包括衬底介质层以及位于衬底介质层中的钨接触。

进一步的，所述衬底介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。

进一步的，当所述金属布线结构为第二及以上金属布线层时，所述半导体衬底包括连接前一层金属布线结构的通孔层，所述通孔层包括衬底介质以及位于衬底介质的通孔中的钨填充或铜填充。

进一步的，所述衬底介质层为低K介质材料。

进一步的，所述金属阻挡层包括TiN、Ti、TaN、Ta及Al的一种或多种。

进一步的，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。

进一步的，所述层间介质层包括非多孔性掺杂二氧化硅、未掺杂的二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物一种或多种。

进一步的，所述掩膜层为金属硬掩膜层或有机材料掩膜层。

进一步的，所述金属硬掩膜层为TiN或TaN。

进一步的，在以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽的步骤中还包括：过刻蚀掉部分金属阻挡层。

进一步的，对暴露出来的铜填充进行表面处理时，还包括：在所述铜填充表面形成表面钝化层。