[发明专利]时钟频率调整电路及其时钟频率调整方法

权利要求书

1.一种时钟频率调整电路，该时钟频率调整电路包含：

频率产生电路，输出时钟信号及本地信号；

数据接收器，接收USB数据流并输出主机信号，所述主机信号包含SOF信号或EOP信号；以及

校正单元，接收所述主机信号及所述本地信号、根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值、并根据所述计数值调整所述时钟信号。

2.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还判断所述计数值是否介于预设范围，由此调整或维持所述时钟信号的时钟频率。

3.根据权利要求2所述的时钟频率调整电路，其中，

当所述校正单元判断所述计数值大于第三阈值时，提高所述时钟频率；

当所述校正单元判断所述计数值小于第四阈值时，降低所述时钟频率；及

当所述校正单元判断所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率；其中所述第三阈值大于所述第四阈值。

4.根据权利要求1所述的时钟频率调整电路，其中所述本地信号为所述时钟信号经除频并延迟相位后的信号。

5.根据权利要求1所述的时钟频率调整电路，其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述校正单元；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述校正单元。

6.根据权利要求1所述的时钟频率调整电路，其中所述频率产生电路还从所述数据接收器接收所述主机信号以使能所述本地信号的输出。

7.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还包含相位检测器及控制电路；所述相位检测器接收所述主机信号及所述本地信号并输出所述相位差；所述控制电路根据所述时钟信号计数所述相位差的所述计数值，并根据所述计数值调整所述时钟信号。

8.根据权利要求7所述的时钟频率调整电路，其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述控制电路；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述相位检测器。

9.一种时钟频率调整电路的时钟频率调整方法，所述时钟频率调整电路包含频率产生电路、校正单元及数据接收器，所述时钟频率调整方法包含下列步骤：

由所述数据接收器接收USB数据流并产生主机信号；

由所述频率产生电路产生本地信号及时钟信号；

由所述校正单元接收所述本地信号及所述主机信号以计算相位差，并根据所述时钟信号计数所述相位差的计数值；以及

根据所述计数值调整所述时钟信号的时钟频率。

10.根据权利要求9所述的时钟频率调整方法，其中所述根据所述计数值调整所述时钟信号的时钟频率的步骤还包含：判断所述计数值是否介于预设范围，由此调整或维持所述时钟信号的所述时钟频率。

11.根据权利要求10所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤：

当所述计数值大于第三阈值时，提高所述时钟频率；

当所述计数值小于第四阈值时，降低所述时钟频率；及

当所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率。

12.根据权利要求10所述的时钟频率调整方法，其中所述预设范围为预设计数值±0.05％、±0.25％或±1.5％的所述预设计数值。

13.根据权利要求9所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤：

由所述频率产生电路对所述时钟信号除频以产生除频后信号；及

由所述频率产生电路延迟所述除频后信号以产生所述本地信号。

14.根据权利要求9所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤：由所述频率产生电路接收所述主机信号以使能所述频率产生电路输出所述本地信号。