[发明专利]用于存储器的跟踪方案

说明书

技术领域

本公开大体上涉及集成电路，并且大体上更多地涉及存储器。

背景技术

存储器中的传统跟踪方案，例如静态随机存储器(SRAM)具有位于存储器位单元阵列底部的跟踪(参考)行和列。在读取跟踪操作中，该跟踪方案沿着存储器阵列的宽(也就是沿着字线的长)、而无需沿着存储器阵列的高(也就是沿着位线的长)跟踪时间延迟。

由于这种跟踪方案，当为了新的操作(例如，接收用于在存储器中存取的新地址)而通过跟踪位线复位输入锁存时钟时，该读取跟踪操作可以仍然在进行中且并未完成。该时间延迟边缘的问题将引起跟踪功能故障。

在发明者已知的方案中，当读出放大器启动(SAE)信号被触发时，驱使该信号从实例中心(instance center)到达存储器阵列边缘。因此，边缘读出放大器需要更多时间来读取数据。因此，在读取跟踪操作中存在额外的时间延迟。

发明内容

考虑到上述问题，本发明提出一种具有用于读取跟踪操作的跟踪电路的存储器，包括：存储器位单元阵列；跟踪列；跟踪行；读出放大器行，与存储器位单元阵列和跟踪行连接；读出放大器启动逻辑；跟踪位线，与跟踪列和读出放大器启动逻辑连接；以及，与跟踪行和读出放大器启动逻辑连接的跟踪位线；其中，跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前，沿着跟踪列跟踪列时间延迟。

该存储器可以进一步包括：锁存时钟发生器，与跟踪位线连接，锁存时钟发生器被配置用于提供跟踪时钟信号。

其中，在读出放大器行中，离读出放大器启动逻辑最远的读出放大器被配置为产生用于锁存时钟发生器的复位信号。

其中，跟踪行包括至少一个跟踪位单元，并且至少一个跟踪位单元被配置为提供用于读取跟踪操作的跟踪数据。

其中，至少一个跟踪位单元分别连接到至少一个虚位单元和至少一个缓存器。

其中，至少一个缓存器分别与读出放大器行中的至少一个读出放大器连接。

其中，至少一个跟踪位单元被配置为在读取跟踪操作的过程中当跟踪字线起作用时，读取逻辑0。

其中，每个跟踪位单元都包括一个NMOS晶体管。

其中，在跟踪字线被激活之前，跟踪位线被设置为激活。

本申请还提出一种跟踪存储器的方法，包括：沿着跟踪列发送跟踪位线信号；通过读出放大器启动逻辑接收跟踪位线信号；响应于接收跟踪位线信号，读出放大器启动逻辑向跟踪行提供跟踪字线信号；以及基于来自与跟踪行连接的至少一个跟踪位单元的跟踪数据，分别启动至少一个读出放大器。

该方法可进一步包括：锁存时钟发生器向跟踪列提供锁存时钟信号。

该方法可进一步包括：将来自跟踪行中的至少一个跟踪位单元的跟踪数据分别提供到至少一个虚位线。

其中，提供的跟踪数据是逻辑0。

该方法可进一步包括：向锁存时钟发生器提供时钟信号。

该方法可进一步包括：在至少一个读出放大器中与读出放大器启动逻辑距离最远的读出放大器被启动之后，向锁存时钟发生器提供复位信号。

该方法可进一步包括：接收用于在存储器中进行访问的新地址。

该方法可进一步包括：将来自至少一个跟踪位单元的跟踪数据提供到分别与至少一个读出放大器连接的至少一个缓存器。

本申请进一步提出一种具有用于读取跟踪操作的跟踪电路的存储器，包括：存储器位单元阵列；跟踪列；跟踪行，包括至少一个跟踪位单元，设置至少一个跟踪位单元以提供用于读取跟踪操作的跟踪数据；读出放大器行，与存储器位单元阵列和跟踪行连接；读出放大器启动逻辑，被配置用于启动读出放大器行中的至少一个读出放大器；跟踪位线，与跟踪列和读出放大器启动逻辑连接；跟踪字线，与跟踪行和读出放大器启动逻辑连接；以及锁存时钟发生器，与跟踪位线连接；其中，跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前，沿着跟踪列跟踪列时间延迟。

其中，至少一个跟踪位单元分别与至少一个虚位线连接，并且分别与至少一个缓存器连接。

其中，至少一个跟踪位单元被配置为在读取跟踪操作的过程中当跟踪字线起作用时，读取逻辑0。

附图说明

现参考下文中结合附图所做的描述，在附图中：

图1是示出根据一些实施例的用于存储器的示例性跟踪方案的示意图；

图2是示出根据一些实施例的图1中的示例性跟踪方案的波形的视图；以及

图3是用于根据一些实施例的图1中的用于存储器的示例性跟踪方案的方法的流程图。

具体实施方式