[发明专利]一种存储器单元的制备方法

说明书

技术领域

本发明涉及半导体制备领域，尤其涉及一种制备可提高浮体动态随机存储器写入速度的方法。

背景技术

嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片（SOC）中非常普遍。大容量嵌入式动态存储器（eDRAM）给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片（SOC）中的应用。

浮体效应存储单元（Floating Body Cell，FBC）是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应（Floating Body Effect，FBE）的动态随机存储器单元。其原理是利用绝缘体上硅（Silicon On Insulator，即SOI）器件中埋氧层（Box）的隔离作用所带来的浮体效应，将被隔离的浮体（Floating Body）作为存储节点，来实现写“1”和写“0”。以常见的NMOS为例，在栅极（G）和漏极（D）端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流。由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚。定义为第一种存储状态，可定义为写“1”。写“0”的情况时，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压（Vt），可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。

浮体效应存储单元在写“1”时，即载流子在衬底积聚的过程中，写“1”的速度是由衬底电流的大小决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度，从而提高浮体效应存储单元的性能。

发明内容

本发明为了实现上述目的，提供一种存储器单元的制备方法，以实现提高浮体效应存储单元的衬底电流，并提高浮体效应存储单元的写入速度。

为了实现上述目的，本发明提供一种存储器单元的制备方法，包括对储存器单元进行环状注入工艺，所述环状注入工艺包括正向注入和反向注入，其中反向注入离子的最外层得失电荷数与正向注入离子相反，所述离子注入器件沟道中。

在上述提供的方法中，其中正向注入的离子为第五族元素，其反向注入的离子为第三族元素。其中，第五族元素为砷，第三族元素为硼。

在上述提供的方法中，其中所述正向注入的离子为第三族元素，其反向注入的离子为第五族元素。其中，第三族元素为硼，第五族元素为砷。

在上述提供的方法中，其中所述环状注入分成两次或两次以上步骤完成。

在上述提供的方法中，将垂直于器件的硅片表面方面定义为y方向，其中所述各分步进行离子注入的方向与y方向所成角度相同。

在上述提供的方法中，将平行于器件的硅片表面方向定义为x方向，其中所述各分步进行离子注入的方向在硅片表面的投影与x方向成角度不相同。

本发明提供的制备存储器单元的方法，通过在浮体效应存储单元制备过程中环状注入工艺中，增加采用反向注入的方法，在保持总注入剂量不变的情况下，在漏端增强载流子与杂质散射中心之间的碰撞电离率，从而提高了浮体效应存储单元的衬底电流，提高了浮体效应存储单元的写入速度。

附图说明

图1是本发明提供的进行环状注入工艺的示意图。

具体实施方式

本发明提供一种存储器单元的制备方法，包括对储存器单元进行环状注入工艺，其中所述环状注入工艺包括正向注入和反向注入，其中正向注入的离子为与源漏反型离子，反向注入的离子为与源漏同型离子，所述离子注入器件沟道中。

在通常工艺中，为了抑制器件的短沟道效应（Short Channel Effect），会采取环状注入将与源漏反型的离子注入到器件沟道之中。如图1所示，以NMOS器件为例，将中图中器件沟道方向定义为x方向，图中硅片表面的垂直方向定义为y方向。当源漏掺杂为例如砷等第五族元素时，环状注入将会采用例如硼等第三族元素。