[发明专利]一种SOI和基于SOI的MOS器件及其制作方法

权利要求书

1.一种绝缘层上硅的制作方法，提供半导体衬底基体，其特征在于，该方法包括：

所述半导体衬底基体的器件面上依次制作介质层和辅助栅极；

所述介质层和辅助栅极表面沉积第二介质层，在所述辅助栅极侧壁形成辅助侧墙；

从所述介质层、辅助栅极和辅助侧墙上方对所述半导体衬底基体进行注氧隔离，在所述辅助栅极下方的半导体基体衬底中形成第一绝缘埋层，所述辅助侧墙两侧的介质层下方的半导体基体衬底中形成第二绝缘埋层，所述辅助侧墙下方的半导体衬底基体中形成第三绝缘埋层，所述第三绝缘埋层的两端分别连接呈台阶状的所述第一绝缘埋层和第二绝缘埋层，且所述第三绝缘层呈曲面；

去除所述辅助栅极和第二介质层。

2.根据权利要求1所述的方法，其特征在于，所述第二介质层是二氧化硅或者氮化硅，所述第二介质层的厚度范围是100埃到1000埃。

3.根据权利要求1所述的方法，其特征在于，位于所述第一绝缘埋层上方的第一部分顶层硅厚度小于位于所述第二绝缘埋层上方的第二部分顶层硅厚度；所述第一部分顶层硅厚度范围是5纳米到70纳米。

4.一种绝缘层上硅的结构，包括半导体衬底基体中由绝缘埋层隔离出的顶层硅，其特征在于，所述顶层硅呈台阶状，包括位于中间的第一顶层硅，所述第一顶层硅两边的第二顶层硅，和连接所述第一顶层硅和第二顶层硅的第三顶层硅，所述第一顶层硅厚度小于所述第二顶层硅厚度，且所述第三顶层硅靠近所述绝缘埋层的界面是曲面。

5.根据权利要求4所述的结构，其特征在于，所述第一顶层硅厚度范围是5纳米到70纳米。

6.一种基于绝缘层上硅的金属氧化半导体场效应管器件的制作方法，提供半导体基体，其特征在于，该方法包括：

所述半导体衬底基体的器件面上依次制作介质层和辅助栅极；

所述介质层和辅助栅极表面沉积第二介质层，在所述辅助栅极侧壁形成辅助侧墙；

从所述介质层、辅助栅极和辅助侧墙上方对所述半导体衬底基体进行注氧隔离，在所述辅助栅极下方的半导体基体衬底中形成第一绝缘埋层，所述辅助侧墙两侧的介质层下方的半导体基体衬底中形成第二绝缘埋层，所述辅助侧墙下方的半导体衬底基体中形成第三绝缘埋层，所述第三绝缘埋层的两端分别连接呈台阶状的所述第一绝缘埋层和第二绝缘埋层，且所述第三绝缘层呈曲面；

去除所述第二介质层后，以所述绝缘埋层的上方形成的绝缘层上硅为衬底，在所述绝缘层上硅的器件面的漏极区域形成轻掺杂漏区；

所述辅助栅极周围制作侧墙后，在所述绝缘层上硅中进行源漏极注入形成源极和漏极延伸区；

所述源漏极延伸区所在的源漏极区域所在的第二顶层硅中制作应力层；

所述应力层上方形成自对准硅化物，在衬底器件面上沉积层间介质，并化学机械研磨直到露出所述辅助栅极表面后，去除所述辅助栅极和其下方的部分介质层，打开栅极窗口；

所述栅极窗口中制作高介电系数金属栅极。

7.根据权利要求6所述的方法，其特征在于，所述第二介质层是二氧化硅或者氮化硅，所述第二介质层的厚度范围是100埃到1000埃。

8.根据权利要求6所述的方法，其特征在于，位于所述第一绝缘埋层上方的第一部分顶层硅厚度小于位于所述第二绝缘埋层上方的第二部分顶层硅厚度；所述第一部分顶层硅厚度范围是5纳米到70纳米。

9.根据权利要求6所述的方法，其特征在于，所述应力层采用离子注入碳离子或锗离子的方法或者先回刻部分绝缘层上硅后外延生长碳化硅或锗化硅形成。

10.一种基于绝缘层上硅的金属氧化半导体场效应管器件，包括半导体衬底基体中由绝缘埋层隔离出的顶层硅，在所述顶层硅的器件面制作的栅极，源漏极，所述栅极周围的侧墙，应力层和所述应力层上方的自对准硅化物，其特征在于，所述顶层硅呈台阶状，包括位于中间的第一顶层硅，所述第一顶层硅两边的第二顶层硅，和连接所述第一顶层硅和第二顶层硅的第三顶层硅，所述第一顶层硅厚度小于所述第二顶层硅厚度，且所述第三顶层硅靠近所述绝缘埋层的界面是曲面；所述栅极位于第一顶层硅上方，所述源漏极位于所述栅极两侧的所述第二顶层硅和第三顶层硅中，所述应力层位于所述第二顶层硅中。