[发明专利]结势垒肖特基整流器及其制造方法

说明书

关于联邦政府资助研究

本发明由美国政府根据第F33615-01-D-2103号空军研究实验室协议进行的。美国政府对本发明具有一定权利。

技术领域

本发明通常涉及具有竖直p⁺-n结的结势垒肖特基整流器或二极管，特别地，涉及具有形成p⁺-n结的外延生长的漂移层和外延过生长的漂移区的器件，该p⁺-n结可以或不可以为埋入的且自平坦化的肖特基接触区。该器件可形成于宽带隙半导体材料中，例如碳化硅。

背景技术

碳化硅(SiC)是一种宽带隙半导体材料，常用于大功率、高温和/或抗辐射电子领域。由于与传统硅材料相比其具有卓越的材料物理特性，例如宽能带隙、高击穿场强、高饱和电子漂移速率和高热导率，因此SiC功率开关对上述应用来说是理想的选择。除了上述优点之外，与传统硅功率器件相比，SiC功率器件可在更低的特定开态电阻条件下操作[1]。SiC单极器件在不远的将来有望在600-3000V范围内取代Si单极开关和整流器。

通常，有三种整流器[2]：(1)肖特基二极管，提供较低的有效接通电压，从而具有较低的接通状态损失，由于主要由多数载流子进行传导，因而具有极高的开关速度，从而没有扩散电容，因此不会在开关关闭时出现真正的反向恢复，也不会在开关打开时出现正向电压过冲，但是高的泄漏电流会造成不利影响[3]；(2)P-i-N二极管，提供较低的泄漏电流，但在开关过程中会出现反向恢复电荷；和(3)结势垒肖特基(JBS)二极管，通过为肖特基表面屏蔽高电场，从而提供类似肖特基的接通状态和开关性能，以及类似PiN的关闭状态性能。在采用了Si PiN二极管的传统高电压(＞600V)电路中，功率损失的主要来源是整流器关闭过程中反向恢复电荷的扩散。SiC JBS二极管的快速恢复使得对于整流器和开关的很低热需求的封装设计成为可能，并可期望3倍以上地增加电路的功率密度。

由于在材料特性和处理技术方面的本质区别，功率整流器(或二极管)方面的传统Si或GaAs微电子技术难以转换为SiC。过去几十年中有大量关于SiC整流器的报道(如，[2-6])。

美国专利US4982260公开了通过蚀刻穿过扩散生成的重度掺杂p型阱而限定p型发射极区域。然而，由于将掺杂物扩散入SiC在很高的温度下速度很慢，这是一个实际问题，所以p型阱仅可在n型SiC中通过离子注入形成，这种离子注入会由于注入所产生的损伤而导致少数载流子寿命受损。

美国专利US6524900B2公开了SiC结势垒肖特基(JBS)/结合的P-I-N肖特基(MPS)栅格的一个实施例。该器件具有沉积在注入的p型岛上的肖特基金属，该p型岛由等离子蚀刻穿过外延生长层而形成。然而，一旦缺乏p型区上的p型欧姆触点和由p型区的低掺杂引起的传导率调制不足，则该结构无法有效地保护其自身免受冲击电流的影响。

美国专利US6104043公开了一种采用注入的P⁺区以形成p-n结的结势垒整流器的实施例。其中，尽管欧姆触点形成于重掺杂的注入p型区，但该结构的漂移区中传导率调制受到少数载流子寿命较低的影响，而少数载流子寿命低是由即使在高温热退火之后也会产生的残留注入缺陷引起的。

目前，大部分低成本批量生产的障碍都可追溯到p⁺-n结水平的工艺步骤中。而且，用于欧姆触点的重度掺杂p型区难以在SiC中制备，原因在于SiC的宽带隙。为了获得用于SiC结势垒肖特基二极管中的传导率调制和欧姆接触的突变p⁺-n结，经常采用离子注入的方法形成P⁺区。在离子注入和极高温(例如温度＞＝1500℃)的后注入退火过程中导致的损害可导致p-n结的反向泄露电流增大，并且使其上具有肖特基触点的SiC表面退化。由上述工序产生的危害在很大程度上影响了器件性能，包括正向传导和阻止的能力。同时还难于通过离子注入精确地控制p⁺-n结的深度，原因在于以下因素的组合：注入后部的实际深度剖面的不确定性、缺陷的密度、退火后注入离子的再分配、掺杂物原子的电离比例和不同偏置和/或温度压力下的点缺陷。