[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体装置及其制造方法。

背景技术

随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片(fin)式半导体器件，诸如鳍片式晶体管(FinFET)。现今，鳍片式半导体器件广泛用在存储器和逻辑器件等领域中。

在H.Kawasaki等人所著的“Challenges and Solutions of FinFET Integration in an SRAM Cell and a Logic Circuit for 22nm node and beyond”(IEDM 2009，第289-292页)中提出了适于更小尺寸的节点的FinFET技术。在该非专利文献中，利用SIT(sidewall image transfer，侧壁图像传递)来制造用于半导体器件的鳍片。

然而，器件的沟道宽度的离散性(变化)成为这样的FinFET技术所要面对的一个问题。

另一方面，鳍片的高度高，可以为栅极留下更多的空间。然而随着鳍片的尺寸(特别是，厚度(或者，宽度))的不断缩减，鳍片在器件制造工艺中的垮塌和被不期望地去除也成为一个重要的问题。

因此，存在对减轻或解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的半导体装置及其制造方法，以减轻或消除现有技术中的一个或更多个问题。

发明内容

本发明的发明人注意到，如果可以提高器件中载流子的迁移率，则可以降低对鳍片尺寸的日益紧张的要求。

本发明的目的之一在于：至少减轻或解决上述的一个或更多个问题。

本发明一个实施例的目的在于：提高鳍片式半导体器件中载流子的迁移率，从而降低对器件尺寸的要求。

本发明的又一目的在于，提供一种半导体装置，包括：第一鳍片，由第一半导体材料形成；以及第二鳍片，包括由第二半导体材料形成的层，其中所述第一半导体材料不同于所述第二半导体材料。

优选地，所述第二鳍片还包括在所述由第二半导体材料形成的层下的由第一半导体材料形成的层。

优选地，所述半导体装置还包括分别在所述第一鳍片和所述第二鳍片上的硬掩模层。

优选地，所述半导体装置还包括在所述第一鳍片和所述第二鳍片下的绝缘体层。

优选地，所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。

优选地，所述第二半导体材料是锗，而所述第一半导体材料是硅。

优选地，所述第一鳍片用于形成N沟道半导体器件，而所述第二鳍片用于形成P沟道半导体器件。

优选地，所述半导体装置还包括用于所述N沟道半导体器件和P沟道半导体器件的栅极绝缘层和栅极。

优选地，用于所述N沟道半导体器件的栅极和用于所述P沟道半导体器件的栅极分别由具有相应的适当功函数的金属形成。

根据本发明另一目的，提供一种制造半导体装置的方法，包括以下步骤：(a)提供第一衬底，所述第一衬底具有第一半导体层以及在所述第一半导体层上的硬掩模层，其中所述第一半导体层包括第一区域和第二区域，所述第一区域由第一半导体材料形成，而所述第二区域包括由与所述第一半导体材料不同的第二半导体材料形成的层；(b)在所述硬掩模上形成具有第一图案和第二图案的掩模，以使得第一图案位于所述第一区域上，而第二图案位于所述第二区域上；(c)利用所述掩模刻蚀所述硬掩模和所述第一半导体层，以在所述第一区域中形成第一鳍片并在所述第二区域中形成第二鳍片，并且使得所述第一鳍片由第一半导体材料形成，而所述第二鳍片包括由所述第二半导体材料形成的层。

优选地，其中所述第二半导体材料具有比所述第一半导体材料高的P型载流子迁移率。

优选地，其中所述第一鳍片适于形成N沟道半导体器件，而所述第二鳍片适于形成P沟道半导体器件。

优选地，其中形成所述掩模的步骤(b)包括：(b1)在所述硬掩模层上形成芯轴层，所述芯轴层中形成有开口，所述开口的两个侧壁分别在所述第一区域和所述第二区域上；(b2)形成分别在所述开口的两个侧壁上的第一间隔物和第二间隔物，来分别作为所述第一图案和所述第二图案；以及(b3)去除所述芯轴层；

优选地，所述方法还包括如下步骤：(d)去除所述掩模。

优选地，所述方法还包括如下步骤：(e)去除所述硬掩模。

优选地，所述第一半导体材料是Si，而所述第二半导体材料是Ge。