[发明专利]一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法在审
| 申请号： | 201110357644.2 | 申请日： | 2011-11-11 |
| 公开（公告）号： | CN103107103A | 公开（公告）日： | 2013-05-15 |
| 发明（设计）人： | 雍珊珊;王新安;蓝晶;吴承昊;龙晓波;高国华 | 申请（专利权）人： | 北京大学深圳研究生院;南通富士通微电子股份有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/768;H01L21/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518055 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 wlp 封装 形式 可重构 算子 阵列 结构 规模 扩展 方法 | ||
1.一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，所述方法即通过在晶圆级将多个可重构算子阵列结构芯片的临近IO相连，未连接IO引出，经过切割和封装，从而形成更大规模的阵列结构芯片。其特征在于：所述方法步骤一为光刻，在晶圆上所有芯片的IO处形成连接通孔，在需要连接的IO之间形成通道；
2.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤一中需要连接的IO为邻近可重构算子阵列结构芯片相邻边的IO，根据需要可以将n个邻近芯片的相邻边的IO相连，n代表等于大于1的整数；
3.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤一中邻近芯片的分布可以是一维线性相邻，也可是二维相邻；
4.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤二为蒸铝，填充步骤一中得到的I的连接通孔以及IO之间的通道，形成第一层金属层；
5.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤三为光刻，在需要连接出的IO处形成连接通孔，其它地方被绝缘氧化物所覆盖；
6.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤四为蒸铝，填充IO的连接通孔，露出电性端子；
7.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤五为在每个电性端子处生长凸点；
8.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤六为以凸点之间的区域为界进行切割，得到不同规模的可重构算子阵列结构芯片；
9.如权利要求1所述的一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，其特征在于：所述方法步骤七为在单个独立芯片的外围覆盖一层封装材料，露出凸点。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院;南通富士通微电子股份有限公司，未经北京大学深圳研究生院;南通富士通微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110357644.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
